제안 방법

• HDL을 이용하여 설계한 UART를 시뮬레이션하였다. 테스트벤치를 작성하여 그림6과 같은 파형과 같은 결과가 나왔다.
• Enable신호가 활성화되면, srx_pad_i 값의 start bit값을 검출하고, Line Control Register[1:0]에서의 비트수 파악 후 입력받은 데이터를 저장한다. 데이터 확인 후 LCR[3]을 통해 parity bit의 존재를 파악하여 parity bit가 존재한다면 pariry를 체크하여 올바르게 전송되었는지 확인하고, stop bit를 검출한다. 마지막으로 praming 에러와 break 에러 확인 후 이상이 없다면 데이터를 출력시킨다.
• 본 논문에서는 16바이트의 버퍼링을 제공하는 UART 인터페이스를 HDL로 설계하여 내부 모듈과 외부 장치들 간의 데이터 전송이 가능하도록 하였고, 8비트 데이터 송/수신을 기반으로 시뮬레이션 하였다.
• 본 논문에서는 실제 송 · 수신 가능한 모듈을 설계하였고, 8비트의 데이터와 32비트의 데이터 송 · 수신 모두를 지원하도록 설계 하였다.
• 테스트벤치를 작성하여 그림6과 같은 파형과 같은 결과가 나왔다. 송신부의 앞단에서는 초기화 단계로써 그림3과 같은 초기화 순서도 따랐으며, 초기화 후 데이터를 receive buffer에 aa, 02~0f까지 주어 가장 높은 인터럽트 상태를 읽어 그에 해당하는 서비스를 검증하였다.
• UART(Universal asynchronous receiver/transmitter)는 일반적으로 컴퓨터나 주변 기기에서 직렬 통신을 위해 사용되고 있는 범용 비동기식 송수신 장치이다. 컴퓨터의 병렬 회로를 통해 8비트 혹은 32비트의 데이터를 직렬 데이터로 변환하여 외부로 전송하고, 직렬 데이터를 병렬 데이터로 변환하여 전송한다. 본 UART에서 송 · 수신되는 데이터 프레임은 1개의 start 비트, 데이터 비트, 패리티 비트, 1~2개의 stop 비트로 구성되어 있고 패리티 비트의 경우 내부의 레지스터 컨피큐레이션에 따라 생략될 수 있다.