전력 관리 집적회로를 위한 채널 오프셋 구조를 갖는 3D 구조의 BEOL 트랜지스터 및 기본 논리회로 개발 Development of 3D BEOL transistor and basic logic circuit with channel offset structure for power management integrated circuits원문보기
본 연구에서는 전력관리 집적회로의 고집적, 다기능 역할을 가지기 위해 back-end of line (BEOL)에 In-Zn-O (IZO)를 활성 채널층으로 사용하여 채널 오프셋 (channeloffset)을 가지는 다양한 ...
본 연구에서는 전력관리 집적회로의 고집적, 다기능 역할을 가지기 위해 back-end of line (BEOL)에 In-Zn-O (IZO)를 활성 채널층으로 사용하여 채널 오프셋 (channeloffset)을 가지는 다양한 논리회로 소자동작을 구현하였다. 기존의 전력 관리 집적 회로는 저전력회로와 고전력회로를 연결하는 하나의 회로로서 많은 면적을 차지한 반면, level shift 의 역할만을 수행하였다. 본 논문에서는 채널 오프셋 구조의 BEOL 트랜지스터는 BEOL 층에 채널 역할을 하는 산화물 반도체를 추가하여 3 차원 구조로 고집적화가 가능하고, 채널 오프셋을 이용하여 다양한 논리 동작을 수행할 수 있도록 하였다. 기존의 전력관리 집적회로의 전압강하 방식에 비해 BEOL 트랜지스터는 채널 오프셋으로 인한 자체 전압 강하 효과로 인해 적은 면적으로도 높은 전압 강하 효과를 얻을 수 있다. 추가적으로 채널 오프셋이 전압 강하에 큰 영향을 주는 요소이기 때문에 채널 오프셋이 있는 소자와 없는 소자를 제작하여 채널 오프셋에 따른 신뢰성 특성을 평가하였다. 먼저 제작된 BEOL 트랜지스터는 27.36 cm2/V·s 의 높은 이동도와 0.62 V/dec.의 낮은 sub-threshold swing (SS)의 전기적 특성을 보였다. 채널 오프셋을 형성한 소자는 높은 전압에서도 안정적인 시간 독립 유전체 파괴(time-zero dielectric breakdown, TZDB)와 시간 종속 유전체 파괴 (time-dependence dielectric breakdown, TDDB) 특성을 보인 반면, 채널 오프셋을 형성하지 않은 소자는 비교적 낮은 전압에서도 불안정한 특성을 보였다. 또한, 채널 오프셋을 이용함으로써, 저항 타입 인버터, NAND 형의 동작을 온도와 다양한 드레인 전압 상황에서 확인하였다.
본 연구에서는 전력관리 집적회로의 고집적, 다기능 역할을 가지기 위해 back-end of line (BEOL)에 In-Zn-O (IZO)를 활성 채널층으로 사용하여 채널 오프셋 (channel offset)을 가지는 다양한 논리회로 소자동작을 구현하였다. 기존의 전력 관리 집적 회로는 저전력회로와 고전력회로를 연결하는 하나의 회로로서 많은 면적을 차지한 반면, level shift 의 역할만을 수행하였다. 본 논문에서는 채널 오프셋 구조의 BEOL 트랜지스터는 BEOL 층에 채널 역할을 하는 산화물 반도체를 추가하여 3 차원 구조로 고집적화가 가능하고, 채널 오프셋을 이용하여 다양한 논리 동작을 수행할 수 있도록 하였다. 기존의 전력관리 집적회로의 전압강하 방식에 비해 BEOL 트랜지스터는 채널 오프셋으로 인한 자체 전압 강하 효과로 인해 적은 면적으로도 높은 전압 강하 효과를 얻을 수 있다. 추가적으로 채널 오프셋이 전압 강하에 큰 영향을 주는 요소이기 때문에 채널 오프셋이 있는 소자와 없는 소자를 제작하여 채널 오프셋에 따른 신뢰성 특성을 평가하였다. 먼저 제작된 BEOL 트랜지스터는 27.36 cm2/V·s 의 높은 이동도와 0.62 V/dec.의 낮은 sub-threshold swing (SS)의 전기적 특성을 보였다. 채널 오프셋을 형성한 소자는 높은 전압에서도 안정적인 시간 독립 유전체 파괴(time-zero dielectric breakdown, TZDB)와 시간 종속 유전체 파괴 (time-dependence dielectric breakdown, TDDB) 특성을 보인 반면, 채널 오프셋을 형성하지 않은 소자는 비교적 낮은 전압에서도 불안정한 특성을 보였다. 또한, 채널 오프셋을 이용함으로써, 저항 타입 인버터, NAND 형의 동작을 온도와 다양한 드레인 전압 상황에서 확인하였다.
In this study, in In-Zn-O (IZO) is used as the channel layer in the back-end of line (BEOL) to implement various logic circuit device operations with channel offset in order to have a highly integrated and multifunction role of power management integrated circuits (PMICs). Conventional P...
In this study, in In-Zn-O (IZO) is used as the channel layer in the back-end of line (BEOL) to implement various logic circuit device operations with channel offset in order to have a highly integrated and multifunction role of power management integrated circuits (PMICs). Conventional PMICs occupy a large area as a circuit connecting low power circuits and high power circuits, and serve only as a level shift, whereas BEOL transistors having a channel offset structure act as a channel in the BEOL layer. Semiconductors can be added to highly integrated three-dimensional structures, and various logical operations can be performed using channel offsets. Compared to the voltage drop method of the conventional PMIC, the BEOL transistor can achieve a high voltage drop effect with a small area due to the channel offset. In addition, because the channel offset is a significant factor in the voltage drop, the device with and without the channel offset was fabricated to evaluate the reliability characteristics vaccording to the channel offset. The BEOL transistor showed high mobility of 27.36 cm2/V·s and low sub-threshold swing (SS) of 0.62 V/dec.. Devices with channel offset showed stable time-zero dielectric breakdown (TZDB) and timedependence dielectric breakdown (TDDB) characteristics even at high voltages, while devices without channel offset showed unstable characteristics at relatively low voltages. In addition, by using the channel offset, the operation of the resistance type inverter and the NAND type was confirmed under temperature and various drain voltage conditions.
In this study, in In-Zn-O (IZO) is used as the channel layer in the back-end of line (BEOL) to implement various logic circuit device operations with channel offset in order to have a highly integrated and multifunction role of power management integrated circuits (PMICs). Conventional PMICs occupy a large area as a circuit connecting low power circuits and high power circuits, and serve only as a level shift, whereas BEOL transistors having a channel offset structure act as a channel in the BEOL layer. Semiconductors can be added to highly integrated three-dimensional structures, and various logical operations can be performed using channel offsets. Compared to the voltage drop method of the conventional PMIC, the BEOL transistor can achieve a high voltage drop effect with a small area due to the channel offset. In addition, because the channel offset is a significant factor in the voltage drop, the device with and without the channel offset was fabricated to evaluate the reliability characteristics vaccording to the channel offset. The BEOL transistor showed high mobility of 27.36 cm2/V·s and low sub-threshold swing (SS) of 0.62 V/dec.. Devices with channel offset showed stable time-zero dielectric breakdown (TZDB) and timedependence dielectric breakdown (TDDB) characteristics even at high voltages, while devices without channel offset showed unstable characteristics at relatively low voltages. In addition, by using the channel offset, the operation of the resistance type inverter and the NAND type was confirmed under temperature and various drain voltage conditions.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.