$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

MoS2 Field Effect Transistor 저전력 고성능 소자 구현을 위한 게이트 구조 설계 최적화 원문보기

EDISON SW 활용 경진대회 논문집. 제5회(2016년), 2016 Mar. 22, 2016년, pp.292 - 294  

박일후 (전기전자공학과 나노소자연구실, 고려대학교) ,  장호균 (전기전자공학과 나노소자연구실, 고려대학교) ,  김철민 (전기전자공학과 나노소자연구실, 고려대학교) ,  이국진 (전기전자공학과 나노소자연구실, 고려대학교) ,  김규태 (전기전자공학과 나노소자연구실, 고려대학교)

초록
AI-Helper 아이콘AI-Helper

이황화몰리브덴을 활용한 전계효과트랜지스터(Field Effect Transistor)는 채널 물질의 우수한 특성으로 차세대 저전력 고성능 스위치와 광전소자로 주목받고있다. Underlap 게이트 구조에서 게이트 길이(L_G), 절연체 두께(T), 절연체 상대유전율(${\varepsilon}_r$)에 따라 변화하는 소자특성을 분석하여 저전력 고성능 $MoS_2$ 전계효과트랜지스터를 위한 게이트 구조 최적화방법을 모색하였다. EDISON simulator 중 Tight-binding NEGF 기반 TMD FET 소자 성능 및 특성 해석용 S/W를 활용하여 게이트 구조에 따른 게이트 전압 - 드레인 전류 상관관계(transfer characteristic)를 얻고, Y-function method를 이용하여 채널 유효전하이동도(Effective Mobility), Sub-threshold Swing, on/off 전류비(on/off current ratio)를 추출하여 비교 분석하였다. 시뮬레이션으로 추출한 소자의 최대 채널 유효전하이동도는 $37cm^2V^{-1}s^{-1}$, on/off 전류비는 $10^4{\sim}10^5$, Sub-threshold Swing은 ~38mV/dec 수준을 보였다.

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

제안 방법

  • Off current(Ioff)는 0.01 A/m, 그 때의 게이트 전압(VG)을 turn-off 전압(Voff), turn-off 전압보다 0.5V 높은 전압을 turn-on 전압(Von), 그때의 전류를 on 전류(Ion), Ion/Ioff는 on/off 전류비이고, SS는 transfer curve에서 기울기가 가장 큰 지점에서 계산하였다.
  • Transfer curve로 부터 SS와 on/off 전류비를 graphical method로 계산하여 게이트 구조에 따른 소자 파라미터를 비교 분석하였다.
  • 게이트 구조에 따른 소자 전달특성 (transfer characteristic)을 구하기 위해 EDISON simulator 중 Tight-binding NEGF 기반 TMD FET 소자 성능 및 특성 해석용 S/W를 활용하였다.
  • 로 높은 수치를 나타냄이 보고되었다[2]. 이에 우리는 Top gate 구조 최적화를 통한 저전력 고성능 소자 개발을 달성하기 위한 시뮬레이션을 수행하고 그 결과를 분석하였다.
  • 저전력 고성능 MoS2 FET소자를 제작하기 위해, 어떠한 게이트 구조가 최적의 소자 파라미터를 도출하는지 연구하기 위해 EDISON simulator 중 Tight-binding NEGF 기반 TMD FET 소자 성능 및 특성 해석용 S/W를 사용하여 시뮬레이션 하였다.

대상 데이터

  • 시뮬레이션에 쓰인 Underlap double-gate 구조. 채널 길이는 10nm, 소스/드레인 길이는 15nm.

이론/모형

  • 소자 파라미터를 추출하기 위하여 Y-Function Method (YFM)를 이용하였다. [3]
  • 1. 시뮬레이션에 쓰인 Underlap double-gate 구조. 채널 길이는 10nm, 소스/드레인 길이는 15nm.
본문요약 정보가 도움이 되었나요?

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로