초록 ▼

본 발명은 MOSFET의 제조방법에 관한 것으로, 특히 소스와 드레인이 형성될 부근에는 영향을 주지 않고도 채널 부근의 농도를 조절하기에 적당하도록 한 MOSFET 제조방법에 관한 것이다.종래의 방법은 MOSFET가 형성되었을 때 소스, 드레인과 기판 사이에 커패시턴스가 큰 값을 갖는 등 전기적 특성에 나쁜 영향을 주는 문제점이 있다. 본 발명에 의해 채널 농도를 조절하여 소스 드레인 접합이 채널로 들어오는 것을 막아 드레인 접합 길이의 영향을 줄이는 효과가 있다.MOSFET 제조방법은 P형 기판(10)위에 소자 격리를 위한 필드

본 발명은 MOSFET의 제조방법에 관한 것으로, 특히 소스와 드레인이 형성될 부근에는 영향을 주지 않고도 채널 부근의 농도를 조절하기에 적당하도록 한 MOSFET 제조방법에 관한 것이다.종래의 방법은 MOSFET가 형성되었을 때 소스, 드레인과 기판 사이에 커패시턴스가 큰 값을 갖는 등 전기적 특성에 나쁜 영향을 주는 문제점이 있다. 본 발명에 의해 채널 농도를 조절하여 소스 드레인 접합이 채널로 들어오는 것을 막아 드레인 접합 길이의 영향을 줄이는 효과가 있다.MOSFET 제조방법은 P형 기판(10)위에 소자 격리를 위한 필드 산화막(20)을 형성한 후 산화막(30)을 증착시키고 게이트 형성 영역의 산화막(30)을 제거하는 공정과, 노출된 기판(10)에 채널 이온 주입하고 게이트 산화막(40)을 성장시킨 후 다결정 실리콘을 증착하고 에치백하여 산화막(30)이 제거된 부위에 게이트 다결정 실리콘(50)을 형성하는 공정과,산화막(30)을 제거한 후 이온 주입으로 소스와 드레인을 형성시키는 공정으로 구성되어 있다.

대표청구항

P형 기판위에 소자격리를 위한 필드산화막을 형성한 후 산화막(30)을 증착시키고 정의하는 공정과, 채널이온주입을 실시한후 게이트 산화막을 성장시키고 다결정 실리콘을 증착하며 에치백 방법으로 게이트로 사용될 다결정 실리콘만을 남기는 공정과, 소스와 드레인의 산화막을 제거한후 소스와 드레인을 형성시키는 공정을 포함하여 이루어지는 것을 특징으로 하는 MOSFET 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.

P형 기판위에 소자격리를 위한 필드산화막을 형성한 후 산화막(30)을 증착시키고 정의하는 공정과, 채널이온주입을 실시한후 게이트 산화막을 성장시키고 다결정 실리콘을 증착하며 에치백 방법으로 게이트로 사용될 다결정 실리콘만을 남기는 공정과, 소스와 드레인의 산화막을 제거한후 소스와 드레인을 형성시키는 공정을 포함하여 이루어지는 것을 특징으로 하는 MOSFET 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.