$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

반도체 장치의 전하저장전극 형성을 위한 산화막 패턴 형성 방법 원문보기

IPC분류정보
국가/구분 한국(KR)/등록특허
국제특허분류(IPC8판)
  • H01L-027/04
출원번호 10-1992-0026922 (1992-12-30)
공개번호 10-1994-0016772 (1994-07-25)
등록번호 10-0281546-0000 (2000-11-18)
DOI http://doi.org/10.8080/1019920026922
발명자 / 주소
  • 우상호 / 경기도이천군부발읍아미리산***-*
  • 전하응 / 서울특별시성동구중곡동**-**
  • 박영진 / 경기도이천군이천읍창전*리성환빌라나동***호
출원인 / 주소
  • 주식회사 하이닉스반도체 / 경기 이천시 부발읍 아미리 산***-*
대리인 / 주소
  • 특허법인 신성 (Shinsung Patent Firm)
  • 서울 송파구 가락동 **-*번지 **타워 ***호
심사청구여부 있음 (1997-08-30)
심사진행상태 등록결정(심사전치후)
법적상태 소멸

초록

본 발명은 종래의 HSG 에치백 후에 PSG(CVD 산화막)에치백하는 공정을 HSG 필름 두께의 1/2정도를 산화 (Oxidation)시키고, 상기 다결정 실리콘 산화막(Poly Oxide)과 아래층 CVD 산화막(Under Layer CVD Oxide)를 동시에 산화막 에치백(Oxide Etch Back)하는 공정으로 대체한 전하 저장 전극 제조 방법에 관한 것으로 반도체 기판(E) 상부에 in-situ 공정으로 인을 주입한 다결정 실리콘 박막(A)을 증착하는 제 1 단계, 상기 제 1 단계 후에 상기 다결정 실리콘 박막(A) 상

대표청구항

전하 저장 전극 제조 방법에 있어서, 반도체 기판(E) 상부에 in-situ 공정으로 인을 주입한 다결정 실리콘 박막 (A)을 증착하는 제 1 단계, 상기 제 1 단계 후에 상기 다결정 실리콘 박막(A) 상부에 TEOS나 PSG중 어느 하나의 CVD산화막(B)을 증가하는 제 2 단계, 상기 제 2 단계 후에 상기 CVD산화막(B) 상부에 반구형 다결정 실리콘(HSG) (C)을 증착하는 제 3 단계, 상기 제 3단계 후에 상기 HSG(C)의 일부분이 남도록(C1) 산화(D)시키는 제 4 단계, 상기 제 4 단계 후에 상기 산화된 D층

발명자의 다른 특허 :

이 특허에 인용된 특허 (1)

  1. [미국] Method for manufacturing capacitor of highly integrated semiconductor memory device | Ahn Ji-hong (Seoul KRX)
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로