최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/공개특허 |
---|---|
국제특허분류(IPC8판) |
|
출원번호 | 10-1995-0065709 (1995-12-29) |
공개번호 | 10-1997-0054324 (1997-07-31) |
DOI | http://doi.org/10.8080/1019950065709 |
발명자 / 주소 | |
출원인 / 주소 |
|
대리인 / 주소 |
|
심사진행상태 | 취하(심사미청구) |
법적상태 | 취하 |
본 발명은 반도체 소자의 확산 방지막 형성 방법에 관한 것으로, 누설 전류의 발생을 방지하기 위하여 확산 방지막을 다층으로 형성하되, 각 층의 결정입계의 분포 및 크기가 서로 다르게 형성되도록 하므로써 확산에 의한 누설 전류의 발생을 방지하여 소자의 신뢰성이 향상될 수 있도록 한 반도체 소자의 확산 방지막 형성방법에 관한 것이다.
반도체 소자의 확산 방지막 형성 방법에 있어서, 접합 영역이 형성된 실리콘 기판상에 절연층을 형성하고, 상기 접합 영역이 노출되도록 상기 절연층을 패터닝하여 콘택 홀을 형성하는 단계와, 상기 단계로부터 제1티타늄 나이트라이드, 티타늄 및 제2티타늄 나이트라이드를 순차적으로 증착하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.