$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

[한국특허] 핀 그리드 어레이 타입의 칩 스케일 반도체 패키지의 구조 및 제조방법
chip scale package of structure of pin grid array type and method manufacture 원문보기

IPC분류정보
국가/구분 한국(KR)/등록특허
국제특허분류(IPC8판)
  • H01L-023/495
출원번호 10-1996-0074112 (1996-12-27)
공개번호 10-1998-0054911 (1998-09-25)
등록번호 10-0216844-0000 (1999-06-02)
DOI http://doi.org/10.8080/1019960074112
발명자 / 주소
  • 윤주훈 / 서울특별시 노원구 월계동 **번지 아파트 **-****
출원인 / 주소
  • 동부일렉트로닉스 주식회사 / 서울 강남구 대치동 ***-**
대리인 / 주소
  • 서만규 (SUH, Man Kyu)
  • 서울 강남구 역삼*동 ***-* 세방빌딩 본관 *층(성암국제특허법률사무소)
심사청구여부 있음 (1996-12-27)
심사진행상태 등록결정(일반)
법적상태 소멸

초록

본 발명은 핀 그리드 어레이(Pin Grid Array) 타입의 칩 스케일 패키지(Chip Scale Package)의 구조 및 제조방법에 관한 것으로, 반도체칩을 기판(Substrate)상에 회로부가 아래로 향하도록 뒤집어서 실장하는 플립 칩(Flip Chip) 기술로서, 반도체 칩 상의 패드(Pad) 위에 핀(Pin)을 형성하여 기판에 삽입하여 실장시킴으로서 테스트(Test) 및 인스펙션(Inspection) 또는 리워크(Rework)를 용이하게 할 수 있어 신뢰성을 향상시킬 수 있는 것이다.

대표청구항

솔더볼(Solder Ball)과 핀(Pin)을 이용하여 반도체칩 상에 어레이 형태로 배열된 각각의 패드위에 핀을 형성시켜서 된 것을 특징으로 하는 핀 그리드 어레이 타입의 칩 스케일 패키지.

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로