최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 |
---|---|
국제특허분류(IPC8판) |
|
출원번호 | 10-1997-0037360 (1997-08-05) |
공개번호 | 10-1998-0041810 (1998-08-17) |
등록번호 | 10-0261901-0000 (2000-04-24) |
DOI | http://doi.org/10.8080/1019970037360 |
발명자 / 주소 | |
출원인 / 주소 |
|
대리인 / 주소 |
|
심사청구여부 | 있음 (1997-08-05) |
심사진행상태 | 등록결정(일반) |
법적상태 | 소멸 |
본 발명에 의하면, 구동 능력이 높고 클럭 스큐(skew)가 낮은 클럭 드라이버 회로를 얻을 수 있다. 반도체 기판(1)의 셀영역(2)에 있어서의 복수의 매크로셀 배치 영역(9)은 제 2 방향으로 3분할된다. 각 분할 영역에 대응하여 기본 회로(14a∼14c)가 배치된다. 각 기본 회로에 있어서, 제 1 공통선(16)은 클럭 입력 드라이버(11)의 출력 노드에 클럭 출력선(17)을 거쳐서 접속된다. 복수의 프리 드라이버(15(1)∼15(n))는 입력 노드 IN이 제 1 공통선(16)에, 출력 노드 OUT가 제 2
반도체 기판의 한 주면에 형성되어 클럭 신호를 필요로 하는 복수의 내부 회로와, 반도체 기판의 한 주면상에 형성되어 각각에 상기 복수의 내부 회로 중의 소정의 내부 회로의 클럭 입력 노드가 전기적으로 접속되는 복수의 클럭 신호 공급선과, 각각이 수신한 클럭 신호를 증폭하고 상기 복수의 클럭 신호 공급선에 클럭 신호를 인가하는 복수의 기본 회로를 포함하며, 상기 각 기본 회로는, 상기 반도체 기판의 한 주면상에 형성되어 클럭 신호를 받는 제 1 공통선과,상기 반도체 기판의 한 주면에 형성되어 상기 제 1 공통선에 입력 노드가 전기적으
※ AI-Helper는 부적절한 답변을 할 수 있습니다.