IPC분류정보
국가/구분 |
한국(KR)/등록특허
|
국제특허분류(IPC9판) |
|
출원번호 |
10-1998-0052018
(1998-11-30)
|
공개번호 |
10-2000-0034644
(2000-06-26)
|
등록번호 |
10-0301242-0000
(2001-06-22)
|
DOI |
http://doi.org/10.8080/1019980052018
|
발명자
/ 주소 |
- 송윤호
/ 대전광역시 서구 정림동 *** 강변들보람 아파트 ***-***
- 이진호
/ 대전광역시 유성구 어은동 ** 한빛 아파트 ***-***
- 강승열
/ 서울특별시 은평구 응암*동 ***-**번지
- 최성율
/ 대전광역시 유성구 신성동 ***-* 한울 아파트 *-***
- 조경익
/ 대전광역시 유성구 어은동 ** 한빛 아파트 ***-****
|
출원인 / 주소 |
- 한국전자통신연구원 / 대전 유성구 가정동 ***번지
|
대리인 / 주소 |
-
최승민;
신영무
(CHOI, Sung Min)
-
서울 중구 순화동 *-*** 에이스타워 *층;
서울 중구 순화동 *-*** 에이스타워 *층
|
심사청구여부 |
있음 (1998-11-30) |
심사진행상태 |
등록결정(일반) |
법적상태 |
소멸 |
초록
▼
본 발명은 전계 방출 디스플레이 장치에 관한 것이다.본 발명에 따른 전계 방출 디스플레이 장치는 서로 평행하게 진공 패키징된 상판과 하판을 구비하는 전계 방출 디스플레이 장치에 있어서, 상기 하판은 절연성 기판상에 형성되는 전계 에미터 어레이와, 상기 전계 에미터 어레이의 에미터 전극과 접속된 드레인을 가진 콘트롤 박막 트랜지스터와, 상기 콘트롤 박막 트랜지스터의 게이트 전극 전극에 접속된 드레인을 가진 어드레싱 박막 트랜지스터로 구성된 픽셀이 행열 형태로 다수개 배열되게 이루어지며, 상기 콘트롤 박막 트랜지스터를 소오스와 게이트
본 발명은 전계 방출 디스플레이 장치에 관한 것이다.본 발명에 따른 전계 방출 디스플레이 장치는 서로 평행하게 진공 패키징된 상판과 하판을 구비하는 전계 방출 디스플레이 장치에 있어서, 상기 하판은 절연성 기판상에 형성되는 전계 에미터 어레이와, 상기 전계 에미터 어레이의 에미터 전극과 접속된 드레인을 가진 콘트롤 박막 트랜지스터와, 상기 콘트롤 박막 트랜지스터의 게이트 전극 전극에 접속된 드레인을 가진 어드레싱 박막 트랜지스터로 구성된 픽셀이 행열 형태로 다수개 배열되게 이루어지며, 상기 콘트롤 박막 트랜지스터를 소오스와 게이트 전극간에 큰 기생용량을 가지도록 설계함으로써, 메모리 기능을 갖는 액티브 매트릭스 디스플레이 구동이 가능할 뿐만 아니라 종래의 복잡한 메모리 캐패시터 제작공정을 제거할 수 있어 패널의 제작 공정을 매우 단순화시킬 수 있고 또한 픽셀의 개구율을 크게 증가시킬 수 있다. 또한, 본 발명에서는 기판으로 종래의 단결정 실리콘 웨이퍼 대신에 유리를 사용하기 때문에 대면적의 패널을 값싸게 제조할 수 있을 뿐만 아니라 전계 방출 디스플레이 제작에 필수적인 진공패키징을 용이하게 할 수 있다.
대표청구항
▼
서로 평행하게 진공 패키징된 상판과 하판을 구비하는 전계 방출 디스플레이 장치에 있어서,상기 하판은 절연성 기판상에 형성되는 전계 에미터 어레이와, 상기 전계 에미터 어레이의 에미터 전극과 접속된 드레인을 가진 콘트롤 박막 트랜지스터와, 상기 콘트롤 박막 트랜지스터의 게이트 전극에 접속된 드레인을 가진 어드레싱 박막 트랜지스터로 구성된 픽셀이 행열 형태로 다수개 배열되게 이루어지는 것을 특징으로 하는 전계 방출 디스플레이 장치.서로 평행하게 진공 패키징된 상판과 하판을 구비하는 전계 방출 디스플레이 장치에 있어서,상기 하판은 절연성
서로 평행하게 진공 패키징된 상판과 하판을 구비하는 전계 방출 디스플레이 장치에 있어서,상기 하판은 절연성 기판상에 형성되는 전계 에미터 어레이와, 상기 전계 에미터 어레이의 에미터 전극과 접속된 드레인을 가진 콘트롤 박막 트랜지스터와, 상기 콘트롤 박막 트랜지스터의 게이트 전극에 접속된 드레인을 가진 어드레싱 박막 트랜지스터로 구성된 픽셀이 행열 형태로 다수개 배열되게 이루어지는 것을 특징으로 하는 전계 방출 디스플레이 장치.서로 평행하게 진공 패키징된 상판과 하판을 구비하는 전계 방출 디스플레이 장치에 있어서,상기 하판은 절연성 기판과,상기 절연성 기판 상부에 형성된 에미터 전극과, 상기 에미터 전극 상에 형성된 에미터 팁과, 상기 에미터 팁과 소정 거리가 이격되게 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성된 제 1 게이트 전극으로 구성된 전계 에미터 어레이와,상기 절연성 기판 상부에 형성된 제 2 게이트 전극과, 상기 절연성 기판의 상부 일부를 포함하여 제 2 게이트 전극 상부에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성된 제 1 채널과, 상기 제 1 채널상의 한쪽 끝 영역에서 상기 제 2 게이트 전극 전극과 수직적으로 중첩되게 형성된 제 1 소오스와, 상기 제 1 소오스의 반대쪽 끝 영역에서 상기 제 2 게이트 전극과 수직적으로 중첩되지 않게 형성된 제 1 드레인과, 상기 제 1 소오스 상부에 형성되어 상기 제 1 소오스와 전기적으로 연결되는 제 1 소오스 전극으로 구성된 콘트롤 박막 트랜지스터와,상기 절연성 기판에 형성되는 제 3 게이트 전극과, 상기 절연성 기판의 상부 일부를 포함하여 제 3 게이트 전극 상부에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성된 제 2 채널과, 상기 제 2 채널의 양끝 일부 영역 상에 형성된 제 2 소오스 및 제 2 드레인과, 상기 제 2 소오스 상부에 형성되어 상기 제 2 소오스와 전기적으로 연결되는 제 2 소오스 전극으로 구성된 어드레싱 박막 트랜지스터와,상기 어드레싱 박막 트랜지스터의 제 2 드레인과 상기 콘트롤 박막 트랜지스터의 제 2 게이트 전극을 전기적으로 연결시키는 연결 전극을 포함하여 이루어지는 것을 특징으로 하는 전계 방출 디스플레이 장치.제 2 항에 있어서,상기 전계 에미터 어레이는 다수의 3극형 전계 에미터 전극으로 형성되는 것을 특징으로 하는 전계 방출 디스플레이 장치.제 2 항에 있어서,상기 콘트롤 박막 트랜지스터의 소오스는 게이트 전극과 수직적으로 중첩되게 형성되고, 상기 드레인은 게이트 전극과 수직적으로 중첩되지 않게 형성되는 것을 특징으로 하는 전계 방출 디스플레이 장치.제 2 항에 있어서,상기 콘트롤 박막 트랜지스터 및 어드레싱 박막 트랜지스터는 역스태거형 비정질 실리콘 박막 트랜지스터로 형성되는 것을 특징으로 하는 전계 방출 디스플레이 장치.제 2 항에 있어서,상기 콘트롤 박막 트랜지스터 및 어드레싱 박막 트랜지스터의 채널은 수소화된 비정질 실리콘 박막으로 형성되는 것을 특징으로 하는 전계 방출 디스플레이 장치.제 2 항에 있어서,상기 콘트롤 박막 트랜지스터 및 어드레싱 박막 트랜지스터의 게이트 절연막은 질화막으로 형성되는 것을 특징으로 하는 전계 방출 디스플레이 장치.제 2 항에 있어서,상기 절연성 기판은 유리로 형성되는 것을 특징으로 하는 전계 방출 디스플레이 장치.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.