최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/공개특허 |
---|---|
국제특허분류(IPC8판) |
|
출원번호 | 10-1998-0062749 (1998-12-31) |
공개번호 | 10-2000-0046073 (2000-07-25) |
DOI | http://doi.org/10.8080/1019980062749 |
발명자 / 주소 | |
출원인 / 주소 |
|
대리인 / 주소 |
|
심사진행상태 | 취하(심사미청구) |
법적상태 | 취하 |
1. 청구범위에 기재된 발명이 속한 기술분야본 발명은 반도체 소자의 제조 방법에 관한 것이다2. 발명이 해결하고자 하는 기술적 과제본 발명은 소오스/드레인 하부에 딥 산화막을 형성하고, 접합부까지 콘택홀을 형성하여 펀치쓰루우 등을 방지하므로서 소자의 신뢰성을 향상시키고자 한다.3. 발명의 해결 방법의 요지본 발명은 반도체 기판에 필드 산화막을 형성하여 액티브 영역을 정의하는 단계와; 상기 액티브 영역에 제 1 및 제 2 산소 이온 주입 영역을 순차적으로 형성하는 단계와; 상기 기판에 질소 어닐링을 수행하여 상기 액티브 영역에 딥 산
반도체 기판에 필드 산화막을 형성하여 액티브 영역을 정의하는 단계와;상기 액티브 영역에 제 1 및 제 2 산소 이온 주입 영역을 순차적으로 형성하는 단계와;상기 기판에 질소 어닐링을 수행하여 상기 액티브 영역에 딥 산화막을 형성하는 단계와;상기 딥 산화막이 형성된 전체 구조상에 게이트 산화막, 게이트 전극용 폴리실리콘층 및 텅스텐 실리사이드층으로 이루어진 폴리사이드 게이트 전극을 형성하는 단계와;상기 게이트 전극 하부의 양측부에 소오스/드레인 영역을 형성하는 단계와;상기 게이트 전극을 포함하는 전체 구조상에 층간 절연막을 형성한 후
※ AI-Helper는 부적절한 답변을 할 수 있습니다.