최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/공개특허 |
---|---|
국제특허분류(IPC8판) |
|
출원번호 | 10-1998-0062750 (1998-12-31) |
공개번호 | 10-2000-0046074 (2000-07-25) |
DOI | http://doi.org/10.8080/1019980062750 |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
심사진행상태 | 취하(심사미청구) |
법적상태 | 취하 |
1. 청구범위에 기재된 발명이 속한 기술분야본 발명은 반도체 소자의 제조 방법에 관한 것이다2. 발명이 해결하고자 하는 기술적 과제본 발명은 액티브 콘택을 필드 산화막상에 형성하여 액티브의 면적을 최소화시키므로서 소자의 사이즈를 줄이고자 한다.3. 발명의 해결 방법의 요지본 발명은 반도체 기판에 필드 산화막을 형성하여 액티브 영역을 정의하는 단계와; 상기 필드 산화막 가장자리의 일부를 포함하여 상기 액티브 영역의 일부에 비정질 실리콘층을 각각 형성하는 단계와; 상기 비정질 실리콘층 사이의 액티브 영역 및 필드 산화막 상에 각각의 게
반도체 기판에 필드 산화막을 형성하여 액티브 영역을 정의하는 단계와;상기 필드 산화막 가장자리의 일부를 포함하여 상기 액티브 영역의 일부에 비정질 실리콘층을 각각 형성하는 단계와;상기 비정질 실리콘층 사이의 액티브 영역 및 필드 산화막 상에 각각의 게이트 전극을 형성하는 단계와;상기 각각의 게이트 전극 양측부에 스페이서를 형성하는 단계와;상기 액티브 영역의 게이트 전극 하부의 기판에 소오스/드레인 접합부를 형성하는 단계와;상기 비정질 실리콘층 및 게이트 전극상에 티타늄을 증착한 후, 열처리를 실시하여 실리사이드를 형성하는 단계와;상
※ AI-Helper는 부적절한 답변을 할 수 있습니다.