$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

반도체 소자의 제조 방법 원문보기

IPC분류정보
국가/구분 한국(KR)/공개특허
국제특허분류(IPC8판)
  • H01L-021/336
출원번호 10-1998-0062750 (1998-12-31)
공개번호 10-2000-0046074 (2000-07-25)
DOI http://doi.org/10.8080/1019980062750
발명자 / 주소
  • 조완희 / 경기도 이천시 대월면 사동리 ***-* 현대전자아파트 ***-****
출원인 / 주소
  • 주식회사 하이닉스반도체 / 경기 이천시 부발읍 아미리 산***-*
대리인 / 주소
  • 최승민; 신영무 (CHOI, Sung Min)
  • 서울 중구 순화동 *-*** 에이스타워 *층; 서울 중구 순화동 *-*** 에이스타워 *층
심사진행상태 취하(심사미청구)
법적상태 취하

초록

1. 청구범위에 기재된 발명이 속한 기술분야본 발명은 반도체 소자의 제조 방법에 관한 것이다2. 발명이 해결하고자 하는 기술적 과제본 발명은 액티브 콘택을 필드 산화막상에 형성하여 액티브의 면적을 최소화시키므로서 소자의 사이즈를 줄이고자 한다.3. 발명의 해결 방법의 요지본 발명은 반도체 기판에 필드 산화막을 형성하여 액티브 영역을 정의하는 단계와; 상기 필드 산화막 가장자리의 일부를 포함하여 상기 액티브 영역의 일부에 비정질 실리콘층을 각각 형성하는 단계와; 상기 비정질 실리콘층 사이의 액티브 영역 및 필드 산화막 상에 각각의 게

대표청구항

반도체 기판에 필드 산화막을 형성하여 액티브 영역을 정의하는 단계와;상기 필드 산화막 가장자리의 일부를 포함하여 상기 액티브 영역의 일부에 비정질 실리콘층을 각각 형성하는 단계와;상기 비정질 실리콘층 사이의 액티브 영역 및 필드 산화막 상에 각각의 게이트 전극을 형성하는 단계와;상기 각각의 게이트 전극 양측부에 스페이서를 형성하는 단계와;상기 액티브 영역의 게이트 전극 하부의 기판에 소오스/드레인 접합부를 형성하는 단계와;상기 비정질 실리콘층 및 게이트 전극상에 티타늄을 증착한 후, 열처리를 실시하여 실리사이드를 형성하는 단계와;상

발명자의 다른 특허 :

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로