$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

CMOS 트랜지스터의 구조 및 그 제조 방법 원문보기

IPC분류정보
국가/구분 한국(KR)/등록특허
국제특허분류(IPC9판)
  • H01L-027/092
출원번호 10-2003-0047382 (2003-07-11)
공개번호 10-2005-0007782 (2005-01-21)
등록번호 10-0975972-0000 (2010-08-09)
DOI http://doi.org/10.8080/1020030047382
발명자 / 주소
  • 김성진 / 충청북도청주시흥덕구가경동****동부아파트***-***
출원인 / 주소
  • 매그나칩 반도체 유한회사 / 충북 청주시 흥덕구 향정동 *
대리인 / 주소
  • 특허법인 아주양헌
심사청구여부 있음 (2008-07-07)
심사진행상태 등록결정(일반)
법적상태 소멸

초록

본 발명은 CMOS 트랜지스터의 구조 및 그 제조 방법에 관한 것으로서, 특히 반도체 기판에 표면으로부터 소정 깊이 식각된 트렌치를 형성하고, 반도체 기판의 트렌치 중심 바닥 아래에 웰 분리막을 형성하고, 웰 분리막과 반도체 기판의 어느 한 영역 사이에 n-웰을 형성하며 n- 웰에 인접된 웰 분리막과 반도체 기판의 다른 영역 사이에 p-웰을 형성하고, n-웰의 트렌치 바닥과 웰 표면에 서로 수직으로 이격되도록 p+ 소오스/드레인 접합층을 형성하고, p-웰의 트렌치 바닥과 윌 표면에 서로 수직으로 이격되도록 n+ 소오스/드레인 접합층

대표청구항

표면으로부터 소정 깊이 식각된 트렌치를 갖는 반도체 기판내에 형성된 제 1 도전형 웰 및 제 2 도전형 웰;상기 제 1 및 제 2도전형 웰 사이의 상기 트렌치 바닥 아래에 형성된 웰 분리막;상기 제 1도전형 웰 상의 상기 트렌치 바닥과 상기 제1도전형 웰 표면 사이에 상기 제 1도전형 웰과 상기 트렌치 바닥이 서로 수직으로 이격되도록 형성된 제 2도전형 접합층;상기 제 2도전형 웰 상의 상기 트렌치 바닥과 상기 제2도전형 윌 표면 사이에 상기 제 2도전형 웰과 상기 트렌치 바닥이 서로 수직으로 이격되도록 형성된 제 1도전형 접합층;

발명자의 다른 특허 :

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로