최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 |
---|---|
국제특허분류(IPC9판) |
|
출원번호 | 10-2003-0047382 (2003-07-11) |
공개번호 | 10-2005-0007782 (2005-01-21) |
등록번호 | 10-0975972-0000 (2010-08-09) |
DOI | http://doi.org/10.8080/1020030047382 |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
심사청구여부 | 있음 (2008-07-07) |
심사진행상태 | 등록결정(일반) |
법적상태 | 소멸 |
본 발명은 CMOS 트랜지스터의 구조 및 그 제조 방법에 관한 것으로서, 특히 반도체 기판에 표면으로부터 소정 깊이 식각된 트렌치를 형성하고, 반도체 기판의 트렌치 중심 바닥 아래에 웰 분리막을 형성하고, 웰 분리막과 반도체 기판의 어느 한 영역 사이에 n-웰을 형성하며 n- 웰에 인접된 웰 분리막과 반도체 기판의 다른 영역 사이에 p-웰을 형성하고, n-웰의 트렌치 바닥과 웰 표면에 서로 수직으로 이격되도록 p+ 소오스/드레인 접합층을 형성하고, p-웰의 트렌치 바닥과 윌 표면에 서로 수직으로 이격되도록 n+ 소오스/드레인 접합층
표면으로부터 소정 깊이 식각된 트렌치를 갖는 반도체 기판내에 형성된 제 1 도전형 웰 및 제 2 도전형 웰;상기 제 1 및 제 2도전형 웰 사이의 상기 트렌치 바닥 아래에 형성된 웰 분리막;상기 제 1도전형 웰 상의 상기 트렌치 바닥과 상기 제1도전형 웰 표면 사이에 상기 제 1도전형 웰과 상기 트렌치 바닥이 서로 수직으로 이격되도록 형성된 제 2도전형 접합층;상기 제 2도전형 웰 상의 상기 트렌치 바닥과 상기 제2도전형 윌 표면 사이에 상기 제 2도전형 웰과 상기 트렌치 바닥이 서로 수직으로 이격되도록 형성된 제 1도전형 접합층;
※ AI-Helper는 부적절한 답변을 할 수 있습니다.