최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/공개특허 |
---|---|
국제특허분류(IPC9판) |
|
출원번호 | 10-2004-0049496 (2004-06-29) |
공개번호 | 10-2006-0000584 (2006-01-06) |
DOI | http://doi.org/10.8080/1020040049496 |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
심사진행상태 | 취하(심사미청구) |
법적상태 | 취하 |
본 발명은 콘택 물질로서 ESD(ELEVATED SOURCE DRAIN) 실리콘과 실리사이드를 적용하는 반도체 소자의 콘택플러그 형성방법을 개시한다. 개시된 본 발명에 따른 반도체 소자의 콘택플러그 형성방법은, 소정의 하부 구조물이 형성되고 이를 덮도록 전면 상에 층간절연막이 형성된 실리콘 기판을 제공하는 단계와, 상기 층간절연막을 식각하여 기판을 노출시키는 콘택홀을 형성하는 단계와, 상기 콘택홀에 의해 노출된 기판 표면을 건식 및 습식 세정하는 단계와, 상기 세정이 수행된 기판 결과물에 대해 노출된 기판 표면의 자연산화막이 제거되
소정의 하부 구조물이 형성되고, 이를 덮도록 전면 상에 층간절연막이 형성된 실리콘 기판을 제공하는 단계| 상기 층간절연막을 식각하여 기판을 노출시키는 콘택홀을 형성하는 단계| 상기 콘택홀에 의해 노출된 기판 표면을 건식 및 습식 세정하는 단계| 상기 세정이 수행된 기판 결과물에 대해 노출된 기판 표면의 자연산화막이 제거되도록 수소 열처리를 수행하는 단계| 상기 콘택홀에 의해 노출된 기판 표면 상에 소정 두께로 ESD 실리콘층을 증착하는 단계| 상기 콘택홀을 완전 매립시키도록 ESD 실리콘층을 포함한 기판 결과물 상에 인-시튜로 금속
※ AI-Helper는 부적절한 답변을 할 수 있습니다.