초록 ▼

수율 좋고, 스크라이브 영역을 다이싱할 수 있는 반도체 장치의 제조 방법을 제공한다. 반도체 장치의 제조 방법은, (A) 반도체 소자를 형성한 복수의 칩 영역과, 상기 복수의 칩 영역을 분리하고, 절단용 다이싱 영역을 내포하는 스크라이브 영역을 갖고, 상기 스크라이브 영역 내의 다이싱 영역보다 외측에 각 칩 영역을 둘러싸도록 홈 형성 영역이 획정된 반도체 웨이퍼를 준비하는 공정과, (B) 상기 반도체 웨이퍼의 상방에, 층간 절연막과 배선층을 교대로 형성한 다층 배선 구조와 더미 배선을 배치하는 공정과, (C) 상기 다층 배선 구조

수율 좋고, 스크라이브 영역을 다이싱할 수 있는 반도체 장치의 제조 방법을 제공한다. 반도체 장치의 제조 방법은, (A) 반도체 소자를 형성한 복수의 칩 영역과, 상기 복수의 칩 영역을 분리하고, 절단용 다이싱 영역을 내포하는 스크라이브 영역을 갖고, 상기 스크라이브 영역 내의 다이싱 영역보다 외측에 각 칩 영역을 둘러싸도록 홈 형성 영역이 획정된 반도체 웨이퍼를 준비하는 공정과, (B) 상기 반도체 웨이퍼의 상방에, 층간 절연막과 배선층을 교대로 형성한 다층 배선 구조와 더미 배선을 배치하는 공정과, (C) 상기 다층 배선 구조를 피복하여, 패시베이션층을 포함하는 커버층을 형성하는 공정과, (D) 상기 홈 형성 영역에 있어서, 상기 복수의 칩 영역 각각을 둘러싸는 홈을 상방으로부터, 적어도 상기 패시베이션층을 관통하여 형성하는 공정을 포함한다.

대표청구항 ▼

(a) 반도체 소자를 형성한 복수의 칩 영역과, 상기 복수의 칩 영역을 분리하고, 절단용 다이싱 영역을 내포하는 스크라이브 영역을 갖고, 상기 스크라이브 영역 내의 다이싱 영역보다 외측에 각 칩 영역을 둘러싸도록 홈 형성 영역이 획정된 반도체 웨이퍼를 준비하는 공정과, (b) 상기 반도체 웨이퍼의 상방에, 층간 절연막과 배선층을 교대로 형성하고, 더미 배선을 포함하는 다층 배선 구조를 배치하는 공정과, (c) 상기 다층 배선 구조를 피복하여, 패시베이션층을 포함하는 커버층을 형성하는 공정과, (d) 상기 홈 형성 영역에서, 상기 복

(a) 반도체 소자를 형성한 복수의 칩 영역과, 상기 복수의 칩 영역을 분리하고, 절단용 다이싱 영역을 내포하는 스크라이브 영역을 갖고, 상기 스크라이브 영역 내의 다이싱 영역보다 외측에 각 칩 영역을 둘러싸도록 홈 형성 영역이 획정된 반도체 웨이퍼를 준비하는 공정과, (b) 상기 반도체 웨이퍼의 상방에, 층간 절연막과 배선층을 교대로 형성하고, 더미 배선을 포함하는 다층 배선 구조를 배치하는 공정과, (c) 상기 다층 배선 구조를 피복하여, 패시베이션층을 포함하는 커버층을 형성하는 공정과, (d) 상기 홈 형성 영역에서, 상기 복수의 칩 영역 각각을 둘러싸는 홈을 상방으로부터, 적어도 상기 패시베이션층을 관통하여 형성하는 공정을 포함하는 반도체 장치의 제조 방법.제1항에 있어서, 상기 공정 (b)가, 적어도 최상 배선층에서는, 홈 형성 영역에 더미 배선을 형성하지 않는 반도체 장치의 제조 방법.제1항에 있어서, 상기 배선층은 구리 배선층인 반도체 장치의 제조 방법.제1항에 있어서, (e) 상기 공정 (d)의 후, 상기 다이싱 영역에 있어서, 상기 반도체 웨이퍼를 다이싱하는 공정을 더 포함하는 반도체 장치의 제조 방법.제1항에 있어서, 적어도 최상 배선층은 상기 스크라이브 영역에 더미 배선을 포함하지 않고, 그 아래의 배선층은 홈 형성 영역 이외에서 더미 배선을 포함하는 반도체 장치의 제조 방법.제5항에 있어서, 상기 최상 배선층은 알루미늄 배선층인 반도체 장치의 제조 방법.제6항에 있어서, 상기 다층 배선 구조의 최상 배선층 이외의 배선층은 다마신 구조의 구리 배선층인 반도체 장치의 제조 방법.제7항에 있어서, 상기 구리 배선층 상의 층간 절연막은, 구리의 확산을 방지할 수 있는 구리 확산 방지층과, 그 위의 절연층을 포함하는 반도체 장치의 제조 방법.제1항에 있어서, 상기 다층 배선 구조의 최상 배선층은, 패드를 포함하고, 상기 공정 (d)는 상기 커버층을 선택적으로 제거하여 상기 패드를 노출시킴과 함께, 상기 홈 형성 영역에서 상기 커버층과 그 아래의 층간 절연막을 선택적으로 제거하는 엣칭 공정을 포함하는 반도체 장치의 제조 방법.제1항에 있어서, 상기 홈은, 칩 영역의 각 각부의 외측에서 각을 잘라낸 개략 사각형 형상을 갖는 반도체 장치의 제조 방법.제1항에 있어서, 상기 홈 형성 영역의 폭은, 상기 스크라이브 영역의 폭의 1/3 이하인 반도체 장치의 제조 방법.제1항에 있어서, 상기 홈의 폭은, 0.5㎛∼10㎛의 범위인 반도체 장치의 제조 방법.반도체 소자를 형성한 복수의 칩 영역과, 상기 복수의 칩 영역을 분리하고, 절단용 다이싱 영역을 내포하는 스크라이브 영역을 갖고, 상기 스크라이브 영역 내의 다이싱 영역보다 외측에 각 칩 영역을 둘러싸도록 홈 형성 영역이 획정된 반도체 웨이퍼와, 상기 반도체 웨이퍼의 상방에 형성된, 층간 절연막과 배선층을 교대로 적층하고, 더미 배선을 포함하는 다층 배선 구조와, 상기 다층 배선 구조를 피복하여 형성된, 패시베이션층을 포함하는 커버층과, 상기 홈 형성 영역에서, 상방으로부터, 적어도 상기 패시베이션층을 관통하여 형성된 홈을 포함하는 반도체 웨이퍼.제13항에 있어서, 상기 다층 배선 구조는, 적어도 최상 배선층에서는 홈 형성 영역에 더미 배선이 배치되어 있지 않은 반도체 웨이퍼제13항에 있어서, 상기 홈의 폭은, 0.5㎛∼10㎛의 범위인 반도체 웨이퍼.제13항에 있어서, 상기 다층 배선 구조의 최상 배선층은, 패드를 포함하고, 또한, 상기 커버층을 관통하여 상기 패드를 노출하는 패드용 개구를 포함하고, 상기 홈은, 상기 커버층을 관통하고, 그 아래의 층간 절연막 내에 도달하는 반도체 웨이퍼.제13항에 있어서, 또한, 상기 각 칩 영역에 있어서, 상기 다층 배선 구조의 외측에 배치되고, 상기 층간 절연막을 관통하여, 상기 배선층과 동일 층에 의해 형성된 루프 형상의 내습 링을 갖는 반도체 웨이퍼.제13항에 있어서, 상기 층간 절연막은, 구리의 확산을 방지할 수 있는 구리 확산 방지층과, 그 위의 절연층을 포함하고, 하층과 상층에서 절연층의 재료가 서로 다른 반도체 웨이퍼.제13항에 있어서, 상기 홈은, 칩 영역의 각 각부의 외측에서 각을 잘라낸 개략 사각형 형상을 갖는 반도체 웨이퍼.반도체 소자를 형성한 칩 영역과, 상기 칩 영역 주위의 스크라이브 영역을 갖고, 상기 스크라이브 영역 내에 각 칩 영역을 둘러싸도록 홈 형성 영역이 획정된 반도체 기판과, 상기 반도체 기판의 상방에 형성된, 층간 절연막과 배선층을 교대로 적층한 다층 배선 구조 및 더미 배선을 포함하는 다층 배선 구조와, 상기 다층 배선 구조를 피복하여 형성된, 패시베이션층을 포함하는 커버층과, 상기 홈 형성 영역에서, 상방으로부터, 적어도 상기 패시베이션층을 관통하여 형성된 홈을 포함하는 반도체 장치.제20항에 있어서, 상기 홈의 폭은 0.5㎛∼10㎛의 범위인 반도체 장치.제20항에 있어서, 상기 다층 배선 구조의 최상 배선층은, 패드를 포함하고, 또한, 상기 커버층을 관통하여 상기 패드를 노출하는 패드용 개구를 포함하고, 상기 홈은, 상기 커버층을 관통하고, 그 아래의 층간 절연막 내에 도달하는 반도체 장치.제20항에 있어서, 또한, 상기 각 칩 영역에서, 상기 다층 배선 구조의 외측에 배치되고, 상기 층간 절연막을 관통하여, 상기 배선층과 동일 층에 의해 형성된 루프 형상의 내습 링을 갖는 반도체 장치.제20항에 있어서, 상기 층간 절연막은, 구리의 확산을 방지할 수 있는 구리 확산 방지층과, 그 위의 절연층을 포함하고, 하층과 상층에서 절연층의 재료가 서로 다른 반도체 장치.제20항에 있어서, 상기 홈은, 칩 영역의 각 각부의 외측에서 각을 잘라낸 개략 사각형 형상을 갖는 반도체 장치.제20항에 있어서, 상기 홈의 외측에서, 상기 다층 배선 구조의 층간 절연막이 일부 소실되어 있는 반도체 장치.제26항에 있어서, 상기 층간 절연막이 소실되어 있는 부분의 표면은, 상기 홈의 저면보다 낮은 반도체 장치.제27항에 있어서, 상기 층간 절연막이 소실되어 있는 부분의 저면은 층간 절연막의 계면을 포함하고, 측면은 상기 계면으로부터 상기 홈에 달하는 벽개면을 포함하는 반도체 장치.