최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/공개특허 |
---|---|
국제특허분류(IPC8판) |
|
출원번호 | 10-2006-0031559 (2006-04-06) |
공개번호 | 10-2007-0100028 (2007-10-10) |
DOI | http://doi.org/10.8080/1020060031559 |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
심사진행상태 | 취하(심사미청구) |
법적상태 | 취하 |
본 발명은 단채널효과(Short Channel Effect)와 오프 커런트(Off Current)를 효과적으로 개선하여 소자 특성을 향상시킬 수 있는 반도체 소자의 제조방법을 개시한다. 개시된 본 발명의 방법은, 희생게이트가 형성된 반도체 기판을 제공하는 단계; 상기 희생게이트 양측의 기판 표면 내에 LDD 영역을 형성하는 단계; 상기 희생게이트의 양측벽에 스페이서를 형성하는 단계; 상기 스페이서가 형성된 기판 결과물에 대해 소오스/드레인 이온주입을 수행하는 단계; 상기 소오스/드레인 이온주입이 수행된 기판 결과물에 대해 어닐링을
희생게이트가 형성된 반도체 기판을 제공하는 단계;상기 희생게이트 양측의 기판 표면 내에 LDD 영역을 형성하는 단계;상기 희생게이트의 양측벽에 스페이서를 형성하는 단계;상기 스페이서가 형성된 기판 결과물에 대해 소오스/드레인 이온주입을 수행하는 단계;상기 소오스/드레인 이온주입이 수행된 기판 결과물에 대해 어닐링을 수행해서 스페이서를 포함한 희생게이트 양측의 기판 표면 내에 소오스/드레인 영역을 형성하는 단계;상기 기판 상에 희생게이트를 덮도록 층간절연막을 형성하는 단계;상기 층간절연막과 희생게이트 및 기판을 식각하여 상기 희생게이
※ AI-Helper는 부적절한 답변을 할 수 있습니다.