께르딜레스, 세바스티앙
/ 프랑스 에프-***** 생 이스미에르 임파쎄 드 빠게오니에르 ***
레떼르트레, 파브리쎄
/ 프랑스 에프-***** 그레노블 꾸아이 종낀드 **
모리쎄아우, 허버트
/ 프랑스 에프-***** 생 에그레베 뤼 포르네뜨 **
모랄레스, 크리스토프
/ 프랑스 에프-***** 르 뽄트 드 클랙스 알레 센트랄르 *비스아베뉴 드 베르덩
출원인 / 주소
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 / 프랑스, 에프-***** 베흔느, 슈망 데 프랑크, 빡 떼끄놀로지끄 데 풍뗀느
대리인 / 주소
이범일;
김윤배
(LEE, Bom il)
서울 종로구 관훈동 ***-* 동덕빌딩 *층(대양국제특허법률사무소);
서울 종로구 관훈동 ***-* 동덕빌딩 *층
심사청구여부
있음 (2006-03-02)
심사진행상태
등록결정(취소환송후)
법적상태
등록
초록▼
본 발명은 최종 기판으로 명명된 기판(107) 상에 반도체 재료로 된 박층(104)을 제작하는 방법에 관한 것으로, 상기 방법은: ㆍ 최초 서포트(101)로 명명된 서포트 상에 상기 반도체 재료로 된 층을 형성하는 단계;ㆍ 금속 본딩에 의해 상기 박층(104) 및 상기 최종 기판(107)을 조립하는 단계;ㆍ 상기 최초 서포트(101)를 상기 박층(107)으로부터 기계적으로 분리하는 단계를 포함한다. LED 또는 LD와 같은 다양한 구성요소를 제작하는데 이용될 수 있는 중간 기판이 얻어진다. 상기 방법은 비파괴적인 기계적 릴리즈의
본 발명은 최종 기판으로 명명된 기판(107) 상에 반도체 재료로 된 박층(104)을 제작하는 방법에 관한 것으로, 상기 방법은: ㆍ 최초 서포트(101)로 명명된 서포트 상에 상기 반도체 재료로 된 층을 형성하는 단계;ㆍ 금속 본딩에 의해 상기 박층(104) 및 상기 최종 기판(107)을 조립하는 단계;ㆍ 상기 최초 서포트(101)를 상기 박층(107)으로부터 기계적으로 분리하는 단계를 포함한다. LED 또는 LD와 같은 다양한 구성요소를 제작하는데 이용될 수 있는 중간 기판이 얻어진다. 상기 방법은 비파괴적인 기계적 릴리즈의 힘에 의해 재활용될 수 있는 처음의 기판으로부터 최종 기판 상의 박층을 형성할 수 있다.
대표청구항▼
기판(107) 상에 반도체 재료로 된 박층(104)을 제작하는 방법으로서, 상기 기판(107)은 최종 기판으로 명명되고, 상기 최종 기판은 실리콘 기판이거나 실리콘 필름으로 코팅된 도전성 기판이며, 상기 방법이,최초 서포트(101)로 명명된 서포트 상에 상기 반도체 재료로 된 박층을 형성하는 단계|상기 박층 및 상기 최종 기판을 금속 본딩에 의해 조립하는 단계| 금속 본딩을 목적으로, 상기 박층 및 상기 최종 기판 상에 금속 적층물(105, 106)을 생성하는 단계| 및약한 인터페이스(103)를 따라 상기 최초 서포트를 기계적으로
기판(107) 상에 반도체 재료로 된 박층(104)을 제작하는 방법으로서, 상기 기판(107)은 최종 기판으로 명명되고, 상기 최종 기판은 실리콘 기판이거나 실리콘 필름으로 코팅된 도전성 기판이며, 상기 방법이,최초 서포트(101)로 명명된 서포트 상에 상기 반도체 재료로 된 박층을 형성하는 단계|상기 박층 및 상기 최종 기판을 금속 본딩에 의해 조립하는 단계| 금속 본딩을 목적으로, 상기 박층 및 상기 최종 기판 상에 금속 적층물(105, 106)을 생성하는 단계| 및약한 인터페이스(103)를 따라 상기 최초 서포트를 기계적으로 골절시키는 단계를 포함하는 것을 특징으로 하는 기판 상에 반도체 재료로 된 박층을 제작하는 방법.제1항에 있어서,상기 박층(104)이 에피텍시 성장에 의해 생성되는 것을 특징으로 하는 기판 상에 반도체 재료로 된 박층을 제작하는 방법.제2항에 있어서,상기 최초 서포트가 기판(101) 및 에피텍시 성장한 층(102)을 포함하는 것을 특징으로 하는 기판 상에 반도체 재료로 된 박층을 제작하는 방법.제3항에 있어서,상기 기계적으로 분리하는 단계가 상기 약한 인터페이스를 따라 전체를 분리함을 포함하는 것을 특징으로 하는 기판 상에 반도체 재료로 된 박층을 제작하는 방법.제1항 내지 제4항 중 어느 한 항에 있어서,옴 컨택 층, 반사층 및 금 또는 알루미늄 기반 층을 포함하는 층(105, 106)들의 스택을 이용하여 금속 본딩이 달성되는 것을 특징으로 하는 기판 상에 반도체 재료로 된 박층을 제작하는 방법.제5항에 있어서,상기 반사층은 은, 알루미늄, 로듐, 금 또는 백금에 기반한 것을 특징으로 하는 기판 상에 반도체 재료로 된 박층을 제작하는 방법.제1항 내지 제6항 중 어느 한 항에 있어서,금속 본딩은 공융상의 형성을 포함하는 것을 특징으로 하는 기판 상에 반도체 재료로 된 박층을 제작하는 방법.제7항에 있어서,상기 공융상은 금-실리콘 또는 알루미늄-실리콘인 것을 특징으로 하는 기판 상에 반도체 재료로 된 박층을 제작하는 방법.제5항 내지 제8항 중 어느 한 항에 있어서,상기 층들의 스택은 확산 장벽을 형성하는 층을 더 포함하는 것을 특징으로 하는 기판 상에 반도체 재료로 된 박층을 제작하는 방법.제9항에 있어서,상기 확산 장벽은 텅스텐, 티타늄, 크롬, 백금 또는 탄탈을 포함하는 것을 특징으로 하는 기판 상에 반도체 재료로 된 박층을 제작하는 방법.제1항 내지 제10항 중 어느 한 항에 있어서,상기 기계적으로 분리하는 단계 이후에, 상기 반도체 재료로 된 층 상에 컨택 핀(108)을 형성하는 단계를 더 포함하는 것을 특징으로 하는 기판 상에 반도체 재료로 된 박층을 제작하는 방법.제11항에 있어서,상기 핀이 투명하거나, 상기 반도체 재료로 된 층의 전체 표면을 덮지 않는제1항 내지 제12항 중 어느 한 항에 있어서,상기 박층(104)의 반도체 재료는, 0≤ x ≤ 1 및 0≤ y ≤ 1인 조건에서의 Al실리콘 기판이거나, 실리콘 필름으로 코팅된 도전성 기판인 기판(107), 및금속 본딩을 통해 본딩된 반도체 재료로부터 형성된 박층(104)을 포함하는 중간 기판.제14항에 있어서,상기 금속 본딩은 금속층(105, 106)들의 스택을 포함하는 것을 특징으로 하는 중간 기판.제15항에 있어서,상기 금속층들의 스택은 옴 컨택 층, 반사층 및 금 또는 알루미늄에 기반한 층을 포함하는 것을 특징으로 하는 중간 기판.제16항에 있어서,상기 반사층은 은, 알루미늄, 로듐, 금 또는 백금에 기반한 것을 특징으로 하는 중간 기판.제16항 또는 제17항에 있어서,상기 금속층들의 스택은 확산 장벽을 형성하는 층을 더 포함하는 것을 특징으로 하는 중간 기판.제18항에 있어서,상기 확산 장벽 층은 텅스텐, 티타늄, 크롬, 백금 또는 탄탈을 포함하는 것을 특징으로 하는 중간 기판.제14항 내지 제19항 중 어느 한 항에 있어서, 반도체 재료로 된 박층(104) 상의 컨택 핀(108)을 더 포함하는 것을 특징으로 하는 중간 기판.제20항에 있어서,상기 핀이 투명하거나, 상기 반도체 재료로 된 층의 전체 표면을 덮지 않는 것을 특징으로 하는 중간 기판.제14항 내지 제21항 중 어느 한 항에 있어서,상기 박층(104)의 반도체 재료는, 0≤ x ≤ 1 및 0≤ y ≤ 1인 조건에서의 Al제14항 내지 제22항 중 어느 한 항에 따른 중간 기판을 포함하는 광전자공학 장치.
연구과제 타임라인
LOADING...
LOADING...
LOADING...
LOADING...
LOADING...
이 특허에 인용된 특허 (1)
[미국]
Method of forming a low temperature metal bond for use in the transfer of bulk and thin film materials |
Nathan W. Cheung,
Timothy David Sands,
William S. Wong
※ AI-Helper는 부적절한 답변을 할 수 있습니다.