초록 ▼

본 발명은 반도체 패키징 방법에 관한 것이다. 본 발명에서 제공하는 반도체 패키징 방법은, 1,500~100,000cps의 점도를 갖는 다이 접착용 페이스트의 준비 단계; 상기 다이 접착용 페이스트를 스핀 코터를 이용하여 웨이퍼 상에 소정 두께로 도포하는 단계; 및 상기 도포된 페이스트를 B-스테이징시키는 단계;를 포함하여 진행하는 것을 특징으로 한다. 본 발명의 반도체 패키징 방법에 따르면, WBL(wafer backside lamination)용 필름을 대체함으로써 원가를 절감할 수 있고, 다이 접착용 페이스트를 웨이퍼에 균일

본 발명은 반도체 패키징 방법에 관한 것이다. 본 발명에서 제공하는 반도체 패키징 방법은, 1,500~100,000cps의 점도를 갖는 다이 접착용 페이스트의 준비 단계; 상기 다이 접착용 페이스트를 스핀 코터를 이용하여 웨이퍼 상에 소정 두께로 도포하는 단계; 및 상기 도포된 페이스트를 B-스테이징시키는 단계;를 포함하여 진행하는 것을 특징으로 한다. 본 발명의 반도체 패키징 방법에 따르면, WBL(wafer backside lamination)용 필름을 대체함으로써 원가를 절감할 수 있고, 다이 접착용 페이스트를 웨이퍼에 균일하게 도포할 수 있고, 다이 접착용 페이스트의 도포 두께를 페이스트의 점도, 토출량 또는 스핀 코터의 속도를 조절함으로써 자유롭게 조절할 수 있을 뿐만 아니라, B-스테이징 시간을 감소시켜 공정 시간을 단축할 수 있다.

대표청구항

1,500~100,000CPS의 점도를 갖는 다이 접착용 페이스트의 준비 단계; 상기 다이 접착용 페이스트를 스핀 코터를 이용하여 웨이퍼 상에 소정 두께로 도포하는 단계; 및 상기 도포된 페이스트를 B-스테이징시키는 단계;를 포함하여 진행하는 것을 특징으로 하는 반도체 패키징 방법.

1,500~100,000CPS의 점도를 갖는 다이 접착용 페이스트의 준비 단계; 상기 다이 접착용 페이스트를 스핀 코터를 이용하여 웨이퍼 상에 소정 두께로 도포하는 단계; 및 상기 도포된 페이스트를 B-스테이징시키는 단계;를 포함하여 진행하는 것을 특징으로 하는 반도체 패키징 방법.