초록 ▼

본 발명은 플립칩 반도체 패키징 공정 및 이에 이용되는 언더필 수지 조성에 관한 것이다.본 발명에 따르면, 플립칩(flip-chip)에 의한 반도체를 패키징하는 방법으로서, (a) 강유전성(ferro-electric) 물질이 코팅된 필러(filler)가 포함된 언더필 수지를 기판에 도포하는 단계; (b) 범프 전극이 형성된 반도체 칩을 상기 기판 위에 정렬하여 범프 전극과 기판의 전극 패드가 접촉하도록 가압착하는 단계; (c) 상기 반도체 칩의 패턴 및 상기 기판에 대응하는 패턴의 전극이 형성된 지그에 상기 가압착된 기판과 반도체

본 발명은 플립칩 반도체 패키징 공정 및 이에 이용되는 언더필 수지 조성에 관한 것이다.본 발명에 따르면, 플립칩(flip-chip)에 의한 반도체를 패키징하는 방법으로서, (a) 강유전성(ferro-electric) 물질이 코팅된 필러(filler)가 포함된 언더필 수지를 기판에 도포하는 단계; (b) 범프 전극이 형성된 반도체 칩을 상기 기판 위에 정렬하여 범프 전극과 기판의 전극 패드가 접촉하도록 가압착하는 단계; (c) 상기 반도체 칩의 패턴 및 상기 기판에 대응하는 패턴의 전극이 형성된 지그에 상기 가압착된 기판과 반도체 칩을 개재시키고 전류를 인가하는 단계; 및 (d) 열과 압력을 가하여 상기 언더필 수지를 경화시키는 본압착 단계;를 포함하는 반도체 패키징 방법이 개시된다.

대표청구항 ▼

플립칩(flip-chip)에 의한 반도체를 패키징하는 방법으로서,(a) 강유전성(ferro-electric) 물질이 코팅된 필러(filler)가 포함된 언더필 수지를 기판에 도포하는 단계;(b) 범프 전극이 형성된 반도체 칩을 상기 기판 위에 정렬하여 범프 전극과 기판의 전극 패드가 접촉하도록 가압착하는 단계;(c) 상기 반도체 칩의 패턴 및 상기 기판에 대응하는 패턴의 전극이 형성된 지그에 상기 가압착된 기판과 반도체 칩을 개재시키고 전류를 인가하는 단계; 및(d) 열과 압력을 가하여 상기 언더필 수지를 경화시키는 본압착 단계;를

플립칩(flip-chip)에 의한 반도체를 패키징하는 방법으로서,(a) 강유전성(ferro-electric) 물질이 코팅된 필러(filler)가 포함된 언더필 수지를 기판에 도포하는 단계;(b) 범프 전극이 형성된 반도체 칩을 상기 기판 위에 정렬하여 범프 전극과 기판의 전극 패드가 접촉하도록 가압착하는 단계;(c) 상기 반도체 칩의 패턴 및 상기 기판에 대응하는 패턴의 전극이 형성된 지그에 상기 가압착된 기판과 반도체 칩을 개재시키고 전류를 인가하는 단계; 및(d) 열과 압력을 가하여 상기 언더필 수지를 경화시키는 본압착 단계;를 포함하는 반도체 패키징 방법.