회로기판의 제조방법, 반도체 패키지의 제조방법, 이에 의해 제조된 회로기판 및 반도체 패키지를 제공한다. 상기 회로기판의 제조방법의 경우, 먼저 필러를 함유하는 수지 기판의 상부면 상에 하부 배선 패턴을 형성한다. 상기 하부 배선 패턴 상에 제1 수지층을 형성한다. 상기 제1 수지층 상에 본딩 패드를 구비하는 상부 배선 패턴을 형성한다. 상기 본딩 패드를 노출시키는 상부 개구부를 구비하는 보호층을 형성한다. 상기 수지 기판 내에 상기 하부 배선의 일부를 노출시키는 기판 개구부를 형성한다.
대표청구항▼
필러(filler)를 함유하는 수지 기판의 상부면 상에 하부 배선 패턴을 형성하는 단계;상기 하부 배선 패턴 상에 제1 수지층을 형성하는 단계;상기 제1 수지층 상에 본딩 패드를 구비하는 상부 배선 패턴을 형성하는 단계;상기 본딩 패드를 노출시키는 상부 개구부를 구비하는 보호층을 형성하는 단계; 및상기 수지 기판 내에 상기 하부 배선의 일부를 노출시키는 기판 개구부를 형성하는 단계를 포함하는 것을 특징으로 하는 회로기판의 제조방법.제1 항에 있어서,상기 제1 수지층은 필러를 함유하는 것을 특징으로 하는 회로기판의 제조방법.제1 항에
필러(filler)를 함유하는 수지 기판의 상부면 상에 하부 배선 패턴을 형성하는 단계;상기 하부 배선 패턴 상에 제1 수지층을 형성하는 단계;상기 제1 수지층 상에 본딩 패드를 구비하는 상부 배선 패턴을 형성하는 단계;상기 본딩 패드를 노출시키는 상부 개구부를 구비하는 보호층을 형성하는 단계; 및상기 수지 기판 내에 상기 하부 배선의 일부를 노출시키는 기판 개구부를 형성하는 단계를 포함하는 것을 특징으로 하는 회로기판의 제조방법.제1 항에 있어서,상기 제1 수지층은 필러를 함유하는 것을 특징으로 하는 회로기판의 제조방법.제1 항에 있어서,상기 수지 기판은 몰딩법을 사용하여 형성하는 것을 특징으로 하는 회로기판의 제조방법.제1 항에 있어서,상기 제1 수지층은 몰딩법을 사용하여 형성하는 것을 특징으로 하는 회로기판의 제조방법.제1 항에 있어서,상기 수지 기판은 에폭시계 수지 기판이고, 상기 제1 수지층은 에폭시계 수지층인 것을 특징으로 하는 회로기판의 제조방법.제1 항에 있어서,상기 상부 배선 패턴을 형성하기 전에, 상기 제1 수지층 내에 상기 하부 배선 패턴의 일부를 노출시키는 비아홀을 형성하는 단계 및 상기 비아홀을 채우는 관통전극을 형성하는 단계를 더 포함하고,상기 상부 배선 패턴의 일부는 상기 관통전극에 접속하여 상기 하부 배선 패턴과 전기적으로 연결된 것을 특징으로 하는 회로기판의 제조방법.제1 항에 있어서,상기 기판 개구부를 형성하기 전에, 상기 수지 기판의 하부면을 그라인딩하는 단계를 더 포함하는 것을 특징으로 하는 회로기판의 제조방법.제1 항에 있어서,상기 상부 배선 패턴을 형성하기 전에, 상기 제1 수지층 상에 중간 배선 패턴을 형성하는 단계와 상기 중간 배선 패턴 상에 제2 수지층을 형성하는 단계를 더 포함하고,상기 상부 배선 패턴은 상기 제2 수지층 상에 형성되는 것을 특징으로 하는 회로기판의 제조방법.제1 항에 있어서,상기 수지 기판의 하부면 상에 상기 기판 개구부 내에 노출된 하부 배선 패턴과 전기적으로 연결된 볼 랜드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 회로기판의 제조방법.필러를 함유하는 수지 기판의 상부면 상에 하부 배선 패턴을 형성하는 단계;상기 하부 배선 패턴 상에 수지층을 형성하는 단계;상기 수지층 상에 본딩 패드를 구비하는 상부 배선 패턴을 형성하는 단계;상기 본딩 패드를 노출시키는 상부 개구부를 구비하는 보호층을 형성하는 단계;상기 수지 기판 내에 상기 하부 배선의 일부를 노출시키는 기판 개구부를 형성하는 단계; 및상기 보호층 상에 상기 본딩 패드와 전기적으로 연결된 상부 반도체 칩을 배치하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.제10 항에 있어서,상기 수지층은 필러를 함유하는 것을 특징으로 하는 반도체 패키지의 제조방법.제10 항에 있어서,상기 수지 기판은 몰딩법을 사용하여 형성하는 것을 특징으로 하는 반도체 패키지의 제조방법.제10 항에 있어서,상기 수지층은 몰딩법을 사용하여 형성하는 것을 특징으로 하는 반도체 패키지의 제조방법.제10 항에 있어서,상기 수지 기판은 에폭시계 수지 기판이고, 상기 수지층은 에폭시계 수지층인 것을 특징으로 하는 반도체 패키지의 제조방법.제10 항에 있어서,상기 상부 배선 패턴을 형성하기 전에, 상기 수지층 내에 상기 하부 배선 패턴의 일부를 노출시키는 비아홀을 형성하는 단계 및 상기 비아홀을 채우는 관통전극을 형성하는 단계를 더 포함하고,상기 상부 배선 패턴의 일부는 상기 관통전극에 접속하여 상기 하부 배선 패턴과 전기적으로 연결된 것을 특징으로 하는 반도체 패키지의 제조방법.제10 항에 있어서,상기 기판 개구부를 형성하기 전에, 상기 수지기판의 하부면을 그라인딩하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.제10 항에 있어서,상기 수지층을 형성하기 전에, 상기 수지 기판의 상부면 상에 상기 하부 배선 패턴에 전기적으로 연결된 하부 반도체 칩을 배치하는 단계를 더 포함하고,상기 수지층은 상기 하부 반도체 칩을 덮도록 형성되는 것을 특징으로 반도체 패키지의 제조방법.필러를 함유하는 수지 기판의 상부면 상에 배치된 하부 배선 패턴, 상기 수지 기판은 상기 하부 배선 패턴의 하부면을 노출시키는 기판 개구부를 구비하고;상기 하부 배선 패턴 상에 배치된 수지층;상기 수지층 상에 배치된 본딩 패드를 구비하는 상부 배선 패턴; 및상기 본딩 패드를 노출시키는 상부 개구부를 구비하는 보호층을 포함하는 것을 특징으로 하는 회로기판.제18 항에 있어서,상기 수지층은 필러를 함유하는 것을 특징으로 하는 회로기판.제18 항에 있어서,상기 수지 기판은 에폭시계 수지 기판이고, 상기 수지층은 에폭시계 수지층인 것을 특징으로 하는 회로기판.제18 항에 있어서,상기 수지층 내에 상기 하부 배선 패턴과 상기 상부 배선 패턴을 전기적으로 연결하는 관통전극을 구비하는 것을 특징으로 하는 회로기판.필러를 함유하는 수지 기판의 상부면 상에 배치된 하부 배선 패턴, 상기 수지 기판은 상기 하부 배선 패턴의 하부면을 노출시키는 기판 개구부를 구비하고;상기 하부 배선 패턴 상에 배치된 수지층;상기 수지층 상에 배치된 본딩 패드를 구비하는 상부 배선 패턴; 및상기 본딩 패드를 노출시키는 상부 개구부를 구비하는 보호층; 및상기 보호층 상에 상기 본딩 패드와 전기적으로 연결된 상부 반도체 칩을 포함하는 것을 특징으로 하는 반도체 패키지.제22 항에 있어서,상기 수지층은 필러를 함유하는 것을 특징으로 하는 반도체 패키지.제22 항에 있어서,상기 수지 기판은 에폭시계 수지 기판이고, 상기 수지층은 에폭시계 수지층인 것을 특징으로 하는 반도체 패키지.제22 항에 있어서,상기 수지층 내에 상기 하부 배선 패턴과 상기 상부 배선 패턴을 전기적으로 연결하는 관통전극을 구비하는 것을 특징으로 하는 반도체 패키지.제22 항에 있어서,상기 수지층과 상기 수지 기판 사이에 위치하고, 상기 하부 배선 패턴에 전기적으로 연결된 하부 반도체 칩을 더 포함하는 것을 특징으로 반도체 패키지.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.