최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 | |
---|---|---|
국제특허분류(IPC8판) |
|
|
출원번호 | 10-2007-0075076 (2007-07-26) | |
공개번호 | 10-2009-0011463 (2009-02-02) | |
등록번호 | 10-1442238-0000 (2014-09-12) | |
DOI | http://doi.org/10.8080/1020070075076 | |
발명자 / 주소 |
|
|
출원인 / 주소 |
|
|
대리인 / 주소 |
|
|
심사청구여부 | 있음 (2012-05-14) | |
심사진행상태 | 등록결정(일반) | |
법적상태 | 등록 |
반도체 소자의 제조방법이 개시된다. 고유전율 물질로 구성된 게이트 절연막에 대해 열처리를 수행한다. 게이트 절연막에 대한 열처리는 고압 산소 열처리로 진행된다. 열처리가 수행되는 동안, 산소 기체는 열처리 기체 내에서 희석된 상태로 존재한다. 고유전율 물질로 구성된 게이트 절연막과 게이트 금속층 사이의 계면에서 발생되는 페르미 레벨 고정 현상은 고압 산소 열처리에 의해 방지된다. 따라서, 페르미 레벨 고정 현상의 방지에 의해 반도체 트랜지스터의 문턱전압의 변동은 방지된다.
기판 상에 고유전 절연막을 형성하는 단계;상기 고유전 절연막 상에 게이트 금속막을 형성하는 단계; 및상기 고유전 절연막과 게이트 금속막에 대해 희석된 산소 분위기에서 고압 산소 열처리를 수행하는 단계를 포함하되, 상기 고압 산소 열처리의 압력은 2기압 내지 100기압이며, 산소 분압은 0.0001기압 내지 10기압이며;상기 고압 산소 열처리에 의해 상기 고유전 절연막의 산소 공공에 기인한 계면 결함을 치유하고, 페르미 레벨 고정 현상에 따른 상기 게이트 금속막의 일함수의 감소를 방지하는 것을 특징으로 하는 반도체 소자의 제조방법.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.