최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/공개특허 |
---|---|
국제특허분류(IPC9판) |
|
출원번호 | 10-2007-0084744 (2007-08-23) |
공개번호 | 10-2009-0020197 (2009-02-26) |
DOI | http://doi.org/10.8080/1020070084744 |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
심사진행상태 | 취하(심사미청구) |
법적상태 | 취하 |
본 발명은 피씨비 휨을 개선하기 위한 반도체 칩 패키지용 인쇄회로기판에 관한 것으로, 더욱 상세하게는 반도체 칩 패키지용 기판 스트립(strip)에 슬릿(slit)을 가공함이 없이 패키지 단위 사이에 존재하는 소잉 라인(sawing line) 내에 있는 포토 솔더 레지스트(Photo Solder Resist, 이하 'PSR'이라 한다.)를 제거하는 소잉 라인 구조 개선을 통하여 기판 내의 패키지용 영역인 패키지 단위에 영향을 주지 않고, 조립 공정 이후의 추가 공정이 필요없이 피씨비 휨을 효과적으로 감소시키도록 하는 피씨비 휨을
반도체 칩과 에폭시 몰드가 피씨비 기판에 장착되는 패키지에 있어서, 상기 패키지 단위 사이에 존재하는 소잉 라인 내에 있는 포토 솔더 레지스트(PSR)를 제거하는 것을 특징으로 하는 피씨비 휨을 개선하기 위한 반도체 칩 패키지용 인쇄회로기판.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.