초록 ▼

실시예에 따른 LDMOS 소자의 제조 방법은 반도체 기판 위에 산화막을 형성하는 단계; 상기 산화막, 상기 반도체 기판의 일부 영역이 식각되어 제1 트렌치 및 제2 트렌치가 형성되는 단계; 상기 제2 트렌치에 중첩되도록 하여, 상기 제2 트렌치보다 좁은 폭과 얕은 깊이를 가지는 트렌치가 형성됨으로써 상기 제2 트렌치가 이중 트렌치의 단차 구조를 이루도록 하는 단계; 절연층이 매립되어 상기 제1 트렌치는 반도체 소자 영역을 구분하는 소자분리막을 이루고, 상기 단차 구조의 제2 트렌치는 드레인 확장용 소자분리막을 이루는 단계를 포함한다

실시예에 따른 LDMOS 소자의 제조 방법은 반도체 기판 위에 산화막을 형성하는 단계; 상기 산화막, 상기 반도체 기판의 일부 영역이 식각되어 제1 트렌치 및 제2 트렌치가 형성되는 단계; 상기 제2 트렌치에 중첩되도록 하여, 상기 제2 트렌치보다 좁은 폭과 얕은 깊이를 가지는 트렌치가 형성됨으로써 상기 제2 트렌치가 이중 트렌치의 단차 구조를 이루도록 하는 단계; 절연층이 매립되어 상기 제1 트렌치는 반도체 소자 영역을 구분하는 소자분리막을 이루고, 상기 단차 구조의 제2 트렌치는 드레인 확장용 소자분리막을 이루는 단계를 포함한다.실시예에 의하면, LDMOS 소자의 항복 전압은 향상시킴과 동시에 동작 저항은 낮출 수 있으며, 따라서 반도체 소자의 동작 신뢰성을 확보할 수 있는 효과가 있다.

대표청구항

반도체 기판 위에 산화막을 형성하는 단계;상기 산화막, 상기 반도체 기판의 일부 영역이 식각되어 제1 트렌치 및 제2 트렌치가 형성되는 단계;상기 제2 트렌치에 중첩되도록 하여, 상기 제2 트렌치보다 좁은 폭과 얕은 깊이를 가지는 작은 트렌치가 형성됨으로써 상기 제2 트렌치가 이중 트렌치의 단차 구조를 이루도록 하는 단계;절연층이 매립되어 상기 제1 트렌치는 반도체 소자 영역을 구분하는 소자분리막을 이루고, 상기 단차 구조의 제2 트렌치는 드레인 확장용 소자분리막을 이루는 단계를 포함하는 LDMOS 소자의 제조 방법.

반도체 기판 위에 산화막을 형성하는 단계;상기 산화막, 상기 반도체 기판의 일부 영역이 식각되어 제1 트렌치 및 제2 트렌치가 형성되는 단계;상기 제2 트렌치에 중첩되도록 하여, 상기 제2 트렌치보다 좁은 폭과 얕은 깊이를 가지는 작은 트렌치가 형성됨으로써 상기 제2 트렌치가 이중 트렌치의 단차 구조를 이루도록 하는 단계;절연층이 매립되어 상기 제1 트렌치는 반도체 소자 영역을 구분하는 소자분리막을 이루고, 상기 단차 구조의 제2 트렌치는 드레인 확장용 소자분리막을 이루는 단계를 포함하는 LDMOS 소자의 제조 방법.