다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기
| 국가/구분 | 한국(KR)/등록특허 | |
|---|---|---|
| 국제특허분류(IPC9판) |
|
|
| 출원번호 | 10-2011-0065495 (2011-07-01) | |
| 공개번호 | 10-2013-0003878 (2013-01-09) | |
| 등록번호 | 10-1258533-0000 (2013-04-22) | |
| DOI | http://doi.org/10.8080/1020110065495 | |
| 발명자 / 주소 | ||
| 출원인 / 주소 |
|
|
| 대리인 / 주소 |
|
|
| 심사청구여부 | 있음 (2011-07-01) | |
| 심사진행상태 | 등록결정(일반) | |
| 법적상태 | 소멸 |
아비터에 의한 DRAM 버퍼 스케줄링 방법에 관한 것으로서, 제 1 마스터로부터 제 1 뱅크에 대한 엑세스 요청을 수신하는 단계, 상기 제 1 마스터에게 상기 제 1 뱅크에 대한 엑세스 권한을 부여하는 단계, 제 2 마스터로부터 상기 제 1 뱅크에 대한 엑세스 요청을 수신하는 단계, 상기 수신된 제 2 마스터의 엑세스 요청에 기초하여, 상기 제 2 마스터의 엑세스 순서를 후 순위로 변경하는 단계를 포함하는 DRAM 버퍼 스케쥴링 방법을 제공한다.
아비터에 의한 DRAM 버퍼 스케줄링 방법에 있어서,(a) 제 1 마스터로부터 제 1 뱅크에 대한 엑세스 요청을 수신하는 단계;(b) 상기 제 1 마스터에게 상기 제 1 뱅크에 대한 엑세스 권한을 부여하는 단계;(c) 제 2 마스터로부터 상기 제 1 뱅크에 대한 엑세스 요청을 수신하는 단계;(d) 상기 수신된 제 2 마스터의 엑세스 요청에 따라, 상기 제 2 마스터의 엑세스 순서를 후 순위로 변경하는 단계를 포함하되,상기 제 1 마스터 및 상기 제 2 마스터는 호스트 버퍼 컨트롤러 또는 각 채널별로 존재하는 낸드(NAND) 플래시
해당 특허가 속한 카테고리에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.
Copyright KISTI. All Rights Reserved.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.