초록 ▼

한 개의 그래핀 트랜지스터로 이루어지는 메모리 소자와 그 제조 및 동작방법에 관해 개시되어 있다. 본 발명의 일 실시예에 의한 메모리 소자는 서로 이격된 제1 내지 제3 전극과, 상기 제2 및 제3 전극과 접촉되고 상기 제1 전극과 절연된 그래핀층을 포함하고, 상기 그래핀층은 소정 밀도의 전하 트랩 사이트를 갖는 메모리층이다. 상기 그래핀층에 대한 라만 시프트 스펙트럼에서 기준피크를 I(G)라 하고, 상기 전하 트랩 사이트 밀도에 대한 피크를 I(D)라 할 때, 상기 그래핀층은 I(D)/I(G)의 범위가 0.07<I(D)/I(

한 개의 그래핀 트랜지스터로 이루어지는 메모리 소자와 그 제조 및 동작방법에 관해 개시되어 있다. 본 발명의 일 실시예에 의한 메모리 소자는 서로 이격된 제1 내지 제3 전극과, 상기 제2 및 제3 전극과 접촉되고 상기 제1 전극과 절연된 그래핀층을 포함하고, 상기 그래핀층은 소정 밀도의 전하 트랩 사이트를 갖는 메모리층이다. 상기 그래핀층에 대한 라만 시프트 스펙트럼에서 기준피크를 I(G)라 하고, 상기 전하 트랩 사이트 밀도에 대한 피크를 I(D)라 할 때, 상기 그래핀층은 I(D)/I(G)의 범위가 0.07<I(D)/I(G)<0.18를 만족하는 전하 트랩 사이트 밀도를 가질 수 있다.

대표청구항

서로 이격된 제1 내지 제3 전극; 및상기 제2 및 제3 전극과 접촉되고 상기 제1 전극과 절연된 그래핀층;을 포함하고,상기 그래핀층은 전하 트랩 사이트 밀도를 갖는 메모리층인 메모리 소자.

서로 이격된 제1 내지 제3 전극; 및상기 제2 및 제3 전극과 접촉되고 상기 제1 전극과 절연된 그래핀층;을 포함하고,상기 그래핀층은 전하 트랩 사이트 밀도를 갖는 메모리층인 메모리 소자.