$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

반도체 장치의 캐패시터 제조방법 원문보기

IPC분류정보
국가/구분 한국(KR)/등록특허
국제특허분류(IPC8판)
  • H01L-021/8242
  • H01L-027/108
출원번호 10-2012-0071152 (2012-06-29)
공개번호 10-2014-0003865 (2014-01-10)
등록번호 10-1910499-0000 (2018-10-16)
DOI http://doi.org/10.8080/1020120071152
발명자 / 주소
  • 임성원 / 경기도 이천시 애련정로 *** ***동 ***호 (증포동,설봉*차푸르지오아파트)
  • 염승진 / 경기 용인시 수지구 정평로 **, ***동 ****호 (풍덕천동, 신정마을현대프라임아파트)
  • 이효석 / 서울 강동구 상암로**길 **, ***호 (암사동)
출원인 / 주소
  • 에스케이하이닉스 주식회사 / 경기도 이천시 부발읍 경충대로 ****
대리인 / 주소
  • 특허법인신성
심사청구여부 있음 (2017-06-12)
심사진행상태 등록결정(일반)
법적상태 등록

초록

본 기술은 스페이서패터닝기술 또는 더블패터닝기술을 사용하지 않고도 반도체 장치가 요구하는 선폭을 갖는 오픈부를 형성할 수 있는 반도체 장치의 캐패시터 제조방법을 제공하기 위한 것으로, 기판상에 몰드막을 형성하는 단계; 상기 몰드막을 선택적으로 식각하여 예비 오픈부를 형성하는 단계; 상기 예비 오픈부의 측벽에 희생막을 형성하여 상기 예비 오픈부보다 선폭이 감소된 오픈부를 형성하는 단계; 상기 오픈부 내부에 스토리지노드를 형성하는 단계; 상기 몰드막 및 상기 희생막을 선택적으로 식각하여 상기 몰드막 위로 상기 스토리지노드를 돌출시키는

대표청구항

기판 상에 스토리지노드콘택플러그를 형성하는 단계;상기 스토리지노드콘택플러그 상에 식각정지막을 형성하는 단계;상기 식각정지막 상에 몰드막을 형성하는 단계;상기 몰드막을 선택적으로 식각하여 예비 오픈부를 형성하는 단계;상기 예비 오픈부의 측벽에 희생막을 형성하여 상기 예비 오픈부보다 선폭이 감소된 오픈부를 형성하는 단계;상기 오픈부 저면의 식각정지막을 식각하여 상기 스토리지노드콘택플러그를 오픈시키는 단계;상기 오픈부 내부에 스토리지노드를 형성하는 단계;상기 몰드막 및 상기 희생막을 선택적으로 식각하여 상기 몰드막 위로 상기 스토리지노드

발명자의 다른 특허 :

이 특허에 인용된 특허 (2)

  1. [한국] 반도체 소자의 캐패시터 형성방법 | 유창준
  2. [일본] METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE | ETO TOYOKUNI
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로