최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 | |
---|---|---|
국제특허분류(IPC8판) |
|
|
출원번호 | 10-2013-0051846 (2013-05-08) | |
공개번호 | 10-2014-0132550 (2014-11-18) | |
등록번호 | 10-1487082-0000 (2015-01-21) | |
DOI | http://doi.org/10.8080/1020130051846 | |
발명자 / 주소 | ||
출원인 / 주소 |
|
|
대리인 / 주소 |
|
|
심사청구여부 | 있음 (2013-05-08) | |
심사진행상태 | 등록결정(일반) | |
법적상태 | 소멸 |
본 발명은 휨 방지층을 구비하는 적층형 반도체 패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 기판 상에 절연층과, 씨드층과, 휨 방지층을 형성함으로써 기판 내지 웨이퍼가 휘거나 변형되는 것을 방지하여 스택 얼라인을 개선할 수 있으며, 이격부 내지 요철을 형성함으로써 솔더범프가 흘러 휨방지부 등과 접속되는 것을 차단할 수 있는 휨 방지층을 구비하는 적층형 반도체 패키지 및 그 제조방법에 관한 것이다.
기판;상기 기판을 관통하고 내부에 도전성 물질이 충진된 관통 실리콘 비아(Through Silicon Via;TSV)와, 상기 관통 실리콘 비아 상에 형성되고 상면에 솔더범프가 형성되는 도전패턴을 포함하는 접속부; 및상기 기판 상에 형성되는 휨(warpage) 방지층을 포함하는 휨방지부;를 포함하되,상기 휨방지부는 상기 기판 상에 형성되는 절연층과, 상기 절연층 상에 형성되는 씨드층과, 상기 씨드층 상에 형성되는 상기 휨 방지층을 포함하며,상기 접속부 및 휨방지부 사이에는 전기접속을 차단할 수 있는 이격부가 형성되는 것을 특징으로
해당 특허가 속한 카테고리에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.