최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/공개특허 | |
---|---|---|
국제특허분류(IPC8판) |
|
|
출원번호 | 10-2014-0047932 (2014-04-22) | |
공개번호 | 10-2015-0122295 (2015-11-02) | |
DOI | http://doi.org/10.8080/1020140047932 | |
발명자 / 주소 | ||
출원인 / 주소 |
|
|
대리인 / 주소 |
|
|
심사청구여부 | 있음 (2014-04-22) | |
심사진행상태 | 거절결정(일반) | |
법적상태 | 거절 |
본 발명은 고전압 MOSFET 및 이의 제조방법과 문턱전압이하 험프 개선 방법에 관한 것으로서, 격리 영역과 채널 영역으로 구분되어 있는 반도체 기판과, 격리 영역의 상부 코너(Top Corner)에서 게이트 일함수가 국부적으로 변경되어 형성된 게이트와, 채녈 영역에 형성된 소스 및 드레인을 포함하고, 이의 제조방법에 있어, 반도체 기판에 격리 영역과 채널 영역으로 구분 형성하고, 격리 영역을 포함한 채널 영역 상에 형성된 게이트에 이온 도핑한 후, 소스 및 드레인을 형성시, 격리 영역의 상부 코너(Top Corner)에 게이트 일
격리 영역과 채널 영역으로 구분되어 있는 반도체 기판;상기 격리 영역의 상부 코너(Top Corner)에서 게이트 일함수가 국부적으로 변경되어 형성된 게이트; 및상기 채녈 영역에 형성된 소스 및 드레인을 포함하는 고전압 MOSFET.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.