최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 | |
---|---|---|
국제특허분류(IPC8판) |
|
|
출원번호 | 10-2016-0014955 (2016-02-05) | |
공개번호 | 10-2016-0023739 (2016-03-03) | |
등록번호 | 10-1688081-0000 (2016-12-14) | |
DOI | http://doi.org/10.8080/1020160014955 | |
발명자 / 주소 | ||
출원인 / 주소 |
|
|
대리인 / 주소 |
|
|
심사청구여부 | 있음 (2016-02-05) | |
심사진행상태 | 등록결정(일반) | |
법적상태 | 등록 |
본 발명에 따르면, ETS를 이용한 반도체 패키지에 있어서, ETS 상부에 반도체 능동소자 또는 수동소자 등의 전자 소자를 접착시 프리프레그막 등 절연층내 매립된 ETS 패드의 주변 영역을 트렌치 식각하여 ETS 패드에 연결되는 전자소자의 하부에 일정 깊이를 가지는 트렌치를 형성시킴으로써 상대적으로 높은 몰딩 클리어런스(clearance)를 확보할 수 있어 몰딩 공정 시 보이드(void) 발생의 문제점을 개선시킬 수 있다.
기판과,상기 기판 상에 형성되는 절연층과,상기 절연층의 상부에 도포되며, 오픈된 영역을 가지는 솔더 마스크와,상기 오픈된 영역 내에 상기 절연층 및 상기 절연층의 내부에 매립된 금속배선 패드의 일부가 식각되어 형성되는 트렌치를 포함하며,상기 금속배선 패드는, 상기 트렌치 내에 고립되어 아일랜드 타입으로 형성되거나 상기 트렌치에 의해 좌우로 분리되도록 형성되고,상기 금속배선 패드의 최상면은 상기 절연층의 최상면과 동일한 평면을 이루는ETS(embedded trace substrate) 구조.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.