최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 | |
---|---|---|
국제특허분류(IPC8판) |
|
|
출원번호 | 10-2016-0034831 (2016-03-23) | |
공개번호 | 10-2017-0059363 (2017-05-30) | |
등록번호 | 10-2519190-0000 (2023-04-03) | |
우선권정보 | 대한민국(KR) 1020150162675 (2015-11-19) | |
DOI | http://doi.org/10.8080/1020160034831 | |
발명자 / 주소 | ||
출원인 / 주소 |
|
|
대리인 / 주소 |
|
|
심사청구여부 | 있음 (2021-03-22) | |
심사진행상태 | 등록결정(일반) | |
법적상태 | 등록 |
본 발명의 실시 예에 따른 반도체 소자의 제조 방법은, 기판 상에 제 1 방향으로 연장하는 활성 패턴들을 정의하는 제 1 트렌치들을 형성하는 단계, 제 2 방향으로 제 1 폭을 갖고 제 1 방향으로 연장하는 제 1 마스크 패턴들을 형성하는 단계, 제 2 방향으로 제 2 폭을 갖고 제 1 방향으로 연장하는 제 2 마스크 패턴을 형성하는 단계, 그리고 제 1 마스크 패턴들과 제 2 마스크 패턴을 이용하여 상기 활성 패턴들을 식각하여 활성 영역을 부분적으로 정의하는 제 2 트렌치를 형성하는 단계를 포함할 수 있다.
기판 상에 제 1 방향으로 연장하는 활성 패턴들을 정의하는 제 1 트렌치들을 형성하는 단계;상기 제 1 트렌치들을 채우는 제 1 절연막들을 형성하는 단계;상기 제 1 방향에 수직인 제 2 방향으로 제 1 폭을 갖고, 상기 제 1 방향으로 연장하는 제 1 마스크 패턴들을 형성하는 단계;상기 제 2 방향으로 제 2 폭을 갖고, 상기 제 1 방향으로 연장하는 제 2 마스크 패턴을 형성하는 단계;상기 제 1 마스크 패턴들과 상기 제 2 마스크 패턴을 이용하여 상기 활성 패턴들 및 상기 제 1 절연막을 식각하는 제 1 식각 공정을 실행하여,
※ AI-Helper는 부적절한 답변을 할 수 있습니다.