최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 | |
---|---|---|
국제특허분류(IPC8판) |
|
|
출원번호 | 10-2016-0137796 (2016-10-21) | |
공개번호 | 10-2018-0044113 (2018-05-02) | |
등록번호 | 10-2550521-0000 (2023-06-28) | |
DOI | http://doi.org/10.8080/1020160137796 | |
발명자 / 주소 |
|
|
출원인 / 주소 |
|
|
대리인 / 주소 |
|
|
심사청구여부 | 있음 (2021-09-06) | |
심사진행상태 | 등록결정(일반) | |
법적상태 | 등록 |
본 발명은 실리콘 카바이드 반도체 소자의 제조방법에 관한 것으로서, 하부에 드레인 전극이 배치된 실리콘 카바이드(SiC) 기판의 상부에 에피택시얼층을 성장시키는 제1 단계와, 성장된 상기 에피택시얼층의 상부면에 산화막(SiO2)을 증착한 후 상기 산화막과 접하는 상부면 일측에 불순물 이온을 주입하여 접합 영역을 형성하는 제2 단계와, 상기 산화막을 식각 마스크로 이용하여 상기 에피택시얼층의 FLR(Field Limiting Ring) 영역이 노출되도록 건식 식각하는 단계와, 상기 FLR 영역의 바닥면에 수소 어닐링을 통해 반구형의
하부에 드레인 전극이 배치된 실리콘 카바이드(SiC) 기판의 상부에 에피택시얼층을 성장시키는 제1 단계;성장된 상기 에피택시얼층의 상부면에 산화막(SiO2)을 증착한 후 상기 산화막과 접하는 상부면 일측에 불순물 이온을 주입하여 접합 영역을 형성하는 제2 단계;상기 산화막을 식각 마스크로 이용하여 상기 에피택시얼층을 건식 식각하여FLR(Field Limiting Ring) 영역을 형성시키는 제3 단계;상기 FLR 영역의 바닥면에 1300도 이상의 온도와 20 mTorr를 초과하거나 혹은 600 mTorr 미만의 압력 조건에서 1분
※ AI-Helper는 부적절한 답변을 할 수 있습니다.