최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 | |
---|---|---|
국제특허분류(IPC8판) |
|
|
출원번호 | 10-2018-0074968 (2018-06-28) | |
공개번호 | 10-2020-0001880 (2020-01-07) | |
등록번호 | 10-2109712-0000 (2020-05-06) | |
DOI | http://doi.org/10.8080/1020180074968 | |
발명자 / 주소 |
|
|
출원인 / 주소 |
|
|
대리인 / 주소 |
|
|
심사청구여부 | 있음 (2018-06-28) | |
심사진행상태 | 등록결정(일반) | |
법적상태 | 등록 |
본 발명에 일 측면에 따른 그래핀 실리콘 접합 트랜지스터는 베이스 층(Base layer); 및 하부 영역이 상기 베이스 층과 접촉되도록 구성된 제1 및 제2 그래핀 층을 포함하고, 상기 제1 및 제2 그래핀 층의 상부 영역은 각각 에미터(emitter)와 컬렉터(collector)로 동작하여, 방사(radiation)에 의한 문턱전압에 영향을 미치지 않고, p 타입 반도체 물질과 결합 시 생기는 쇼트키장벽(Schottky Barrier)의 변화도 자유롭다.
베이스 층(Base layer); 및하부 영역이 상기 베이스 층과 접촉되도록 구성된 제1 및 제2 그래핀 층을 포함하고,상기 제1 및 제2 그래핀 층의 상부 영역은 각각 에미터(emitter)와 컬렉터(collector)로 동작하며,상기 베이스 층의 상부에 적층되는 보호막 층(Passivation layer)을 더 포함하고,상기 보호막 층은 Al2O3이고, 특정 두께의 Al2O3 유전체 층 증착 이후에, 완충 (buffered) HF 에칭을 통해 실리콘 계면이 노출되고, 상기 에칭 직후 상기 그래핀 층이 상기 실리콘 계면과 상기 A
※ AI-Helper는 부적절한 답변을 할 수 있습니다.