본 발명은 패키징 구조를 개시하고, 이러한 패키징 구조는 기판, 팬 아웃 유닛, 및 배선층을 포함한다. 팬 아웃 유닛은 제1 칩 및 제2 칩을 포함한다. 제1 칩은 제1 핀 어레이를 포함하고, 제2 칩은 제2 핀 어레이를 포함한다. 팬 아웃 유닛은 추가로, 제3 핀 어레이를 포함한다. 제1 핀 어레이, 제2 핀 어레이, 및 제3 핀 어레이는 모두 기판에 대항하여 배치된다. 배선층은 제1 핀 어레이와 제2 핀 어레이를 연결하고, 제1 핀 어레이 내의 각 제1 핀과 제2 핀 어레이 내의 대응하는 제2 핀을 연결하도록 구성된다. 기판에는
본 발명은 패키징 구조를 개시하고, 이러한 패키징 구조는 기판, 팬 아웃 유닛, 및 배선층을 포함한다. 팬 아웃 유닛은 제1 칩 및 제2 칩을 포함한다. 제1 칩은 제1 핀 어레이를 포함하고, 제2 칩은 제2 핀 어레이를 포함한다. 팬 아웃 유닛은 추가로, 제3 핀 어레이를 포함한다. 제1 핀 어레이, 제2 핀 어레이, 및 제3 핀 어레이는 모두 기판에 대항하여 배치된다. 배선층은 제1 핀 어레이와 제2 핀 어레이를 연결하고, 제1 핀 어레이 내의 각 제1 핀과 제2 핀 어레이 내의 대응하는 제2 핀을 연결하도록 구성된다. 기판에는 기판의 배선층에 전기적으로 접속된 납땜 패드가 제공되고, 제3 핀 어레이는 납땜 패드에 접속된다. 본 발명은 전자 장치 및 패키징 방법을 더 개시한다. 본 발명의 패키징 구조는 공정 난이도가 낮고, 비용이 낮으며, 소형화 될 수 있다는 이점이있다.
대표청구항▼
기판, 팬 아웃 유닛(fan-out unit), 및 배선층을 포함하는 패키징 구조(packaging structure)로서,상기 팬 아웃 유닛은 제1 칩 및 제2 칩을 포함하고, 상기 제1 칩은 제1 핀 어레이 및 제3 핀 어레이를 포함하고, 상기 제2 칩은 제2 핀 어레이만을 포함하고, 상기 제1 핀 어레이, 상기 제2 핀 어레이 및 상기 제3 핀 어레이는 모두 상기 기판을 대향하여 배치되고,상기 제1 핀 어레이는 복수의 제1 핀을 포함하고, 상기 제2 핀 어레이는 복수의 제2 핀을 포함하고, 상기 제3 핀 어레이는 복수의 제3
기판, 팬 아웃 유닛(fan-out unit), 및 배선층을 포함하는 패키징 구조(packaging structure)로서,상기 팬 아웃 유닛은 제1 칩 및 제2 칩을 포함하고, 상기 제1 칩은 제1 핀 어레이 및 제3 핀 어레이를 포함하고, 상기 제2 칩은 제2 핀 어레이만을 포함하고, 상기 제1 핀 어레이, 상기 제2 핀 어레이 및 상기 제3 핀 어레이는 모두 상기 기판을 대향하여 배치되고,상기 제1 핀 어레이는 복수의 제1 핀을 포함하고, 상기 제2 핀 어레이는 복수의 제2 핀을 포함하고, 상기 제3 핀 어레이는 복수의 제3 핀을 포함하고,상기 배선층은 상기 제1 핀 어레이와 상기 제2 핀 어레이 사이를 연결하고 상기 제1 핀 어레이 내의 제1 핀 각각을 상기 제2 핀 어레이 내의 대응하는 제2 핀에 연결하도록 구성되어 상기 제1 칩과 상기 제2 칩 사이가 전기적으로 연결되고, 상기 기판의 배선층에 전기적으로 연결된 납땜 패드(soldering pad)가 상기 기판에 설치되고, 상기 복수의 제3 핀이 상기 납땜 패드에 연결되어 상기 팬 아웃 유닛과 상기 기판 사이를 전기적으로 연결하는, 패키징 구조.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.