최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 | |
---|---|---|
국제특허분류(IPC8판) |
|
|
출원번호 | 10-2019-0062367 (2019-05-28) | |
등록번호 | 10-2163887-0000 (2020-10-05) | |
DOI | http://doi.org/10.8080/1020190062367 | |
발명자 / 주소 |
|
|
출원인 / 주소 |
|
|
대리인 / 주소 |
|
|
심사청구여부 | 있음 (2019-05-28) | |
심사진행상태 | 등록결정(일반) | |
법적상태 | 등록 |
본 발명은 트렌치 커패시터에 관한 것으로서, 제1 및 제2 트렌치(Trench)가 형성된 반도체 기판으로서, 제1 및 제2 트렌치 각각에 의해 반도체 기판에 인가되는 스트레스가 제1 및 제2 트렌치의 배열에 의해 상쇄될 수 있도록 제1 및 제2 트렌치는 반도체 기판 상에서 상보적인 배열로 형성되는 것인, 반도체 기판, 제1 및 제2 트렌치에 증착되는 유전체층, 및 기 유전체층에 의해 반도체 기판과 분리되는 구조로 제1 및 제2 트렌치에 증착되는 도전성 전극층을 포함하고, 반도체 기판 및 도전성 전극층 사이에 형성된 유전체층, 도전성
제1 및 제2 트렌치(Trench)가 형성된 반도체 기판으로서, 상기 제1 및 제2 트렌치 각각에 의해 상기 반도체 기판에 인가되는 스트레스가 상기 제1 및 제2 트렌치의 배열에 의해 상쇄될 수 있도록 상기 제1 및 제2 트렌치는 상기 반도체 기판 상에서 상보적인 배열로 형성되는 것인, 반도체 기판;상기 제1 및 제2 트렌치에 증착되는 유전체층; 및상기 유전체층에 의해 상기 반도체 기판과 분리되는 구조로 상기 제1 및 제2 트렌치에 증착되는 도전성 전극층;을 포함하고,상기 반도체 기판 및 상기 도전성 전극층 사이에 형성된 상기 유전
※ AI-Helper는 부적절한 답변을 할 수 있습니다.