초록 ▼

루프-대역폭 트레이드오프를 피하도록 적응된 디지털 위상-록 루프(DPLL) 회로가 일예에서 개시되며, 회로는 외부 주파수 입력 및 피드백 주파수 입력을 가지며, 외부 주파수 입력과 피드백 주파수 입력 간에 주파수 차이를 측정하여 임펄스 신호를 구동하는 회로를 포함하며, 임펄스 신호는 차이가 양이라면 제1 종들이고 차이가 음이라면 제2 종들인, 주파수 차원 주파수 검출기; 및 출력 클록을 구동하고 임펄스 신호에 응답하여 출력 클록의 주파수를 조정하는 회로를 포함하는 NCO(number-controlled oscillator)를 포함하

루프-대역폭 트레이드오프를 피하도록 적응된 디지털 위상-록 루프(DPLL) 회로가 일예에서 개시되며, 회로는 외부 주파수 입력 및 피드백 주파수 입력을 가지며, 외부 주파수 입력과 피드백 주파수 입력 간에 주파수 차이를 측정하여 임펄스 신호를 구동하는 회로를 포함하며, 임펄스 신호는 차이가 양이라면 제1 종들이고 차이가 음이라면 제2 종들인, 주파수 차원 주파수 검출기; 및 출력 클록을 구동하고 임펄스 신호에 응답하여 출력 클록의 주파수를 조정하는 회로를 포함하는 NCO(number-controlled oscillator)를 포함하고, NCO의 출력은 주파수 차원 주파수 검출기의 피드백 주파수 입력을 제공한다.

대표청구항 ▼

루프-대역폭 트레이드오프를 피하도록 적응된 디지털 위상-록 루프(DPLL) 회로에 있어서,외부 주파수 입력 및 피드백 주파수 입력을 가지며, 상기 외부 주파수 입력과 상기 피드백 주파수 입력 간에 주파수 차이를 측정하여 임펄스 신호를 구동하는 회로를 포함하며, 상기 임펄스 신호는 상기 차이가 양이라면 제1 종들이고 상기 차이가 음이라면 제2 종들인, 주파수 차원 주파수 검출기; 및출력 클록을 구동하고 상기 임펄스 신호에 응답하여 상기 출력 클록의 상기 주파수를 조정하는 회로를 포함하는 NCO(number-controlled osci

루프-대역폭 트레이드오프를 피하도록 적응된 디지털 위상-록 루프(DPLL) 회로에 있어서,외부 주파수 입력 및 피드백 주파수 입력을 가지며, 상기 외부 주파수 입력과 상기 피드백 주파수 입력 간에 주파수 차이를 측정하여 임펄스 신호를 구동하는 회로를 포함하며, 상기 임펄스 신호는 상기 차이가 양이라면 제1 종들이고 상기 차이가 음이라면 제2 종들인, 주파수 차원 주파수 검출기; 및출력 클록을 구동하고 상기 임펄스 신호에 응답하여 상기 출력 클록의 상기 주파수를 조정하는 회로를 포함하는 NCO(number-controlled oscillator)로서, 상기 NCO의 출력은 상기 주파수 차원 주파수 검출기의 상기 피드백 주파수 입력을 제공하는, 상기 NCO를 포함하는, DPLL 회로.