최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 | |
---|---|---|
국제특허분류(IPC8판) |
|
|
출원번호 | 10-2021-0099296 (2021-07-28) | |
공개번호 | 10-2021-0096586 (2021-08-05) | |
등록번호 | 10-2353068-0000 (2022-01-14) | |
우선권정보 | 미국(US) 62/698,649 (2018-07-16);미국(US) 16/507,917 (2019-07-10) | |
DOI | http://doi.org/10.8080/1020210099296 | |
발명자 / 주소 |
|
|
출원인 / 주소 |
|
|
대리인 / 주소 |
|
|
심사청구여부 | 있음 (2021-07-28) | |
심사진행상태 | 등록결정(일반) | |
법적상태 | 등록 |
정적 랜덤 액세스 메모리(SRAM) 회로는 메모리 어레이의 열 비트 라인을 비트 라인의 서브세트로 그룹화하고, y-어드레스 신호 입력이 비트 라인의 각 서브세트에 제공된다. 추가적으로 또는 대안적으로, 메모리 셀들의 어레이 내의 각각의 행(row)은 다수의 워드 라인들에 동작 가능하게 접속된다.
정적 랜덤 액세스 메모리(static random access memory; SRAM) 회로에 있어서,메모리 어레이 내의 메모리 셀들의 복수의 행들(row) 및 메모리 셀들의 복수의 열들(column) - 상기 복수의 행들 중 각각의 행은 복수의 메모리 셀들을 포함하고, 상기 복수의 열들 중 각각의 열은 복수의 메모리 셀들을 포함함 -;상기 복수의 열들 중 각각의 열 내의 복수의 메모리 셀들에 동작 가능하게 접속되는 복수의 비트 라인들 - 상기 복수의 비트 라인들은 복수의 제1 비트 라인들 및 복수의 제2 비트 라인들을 포함하고,
※ AI-Helper는 부적절한 답변을 할 수 있습니다.