초록

메모리 디바이스들이 설명된다.메모리 디바이스들은, 교대하는 메모리 층들 및 유전체 층들의 스택을 통해 연장되는 복수의 비트 라인들을 포함한다.메모리 층들 각각은 단결정질-유사 실리콘 층을 포함하고, 제1 워드 라인, 제2 워드 라인, 제1 커패시터 및 제2 커패시터를 포함한다.적층형 메모리 디바이스들을 형성하는 방법들이 또한 설명된다.

대표청구항 ▼

메모리 디바이스로서,교대하는 메모리 층들 및 유전체 층들의 스택을 통해 연장되는 복수의 비트 라인들을 포함하고, 상기 메모리 층들 각각은, 단결정질-유사 실리콘(single crystalline-like silicon) 층을 포함하는 제1 워드 라인 ―상기 제1 워드 라인은 상기 복수의 비트 라인들의 제1 측(side)에 인접한 제1 측 및 상기 제1 워드 라인의 제1 측에 대향하는 제2 측을 가짐―,단결정질-유사 실리콘 층을 포함하는 제2 워드 라인 ―상기 제2 워드 라인은 상기 복수의 비트 라인들의 제2 측에 인접한 제1 측 및

메모리 디바이스로서,교대하는 메모리 층들 및 유전체 층들의 스택을 통해 연장되는 복수의 비트 라인들을 포함하고, 상기 메모리 층들 각각은, 단결정질-유사 실리콘(single crystalline-like silicon) 층을 포함하는 제1 워드 라인 ―상기 제1 워드 라인은 상기 복수의 비트 라인들의 제1 측(side)에 인접한 제1 측 및 상기 제1 워드 라인의 제1 측에 대향하는 제2 측을 가짐―,단결정질-유사 실리콘 층을 포함하는 제2 워드 라인 ―상기 제2 워드 라인은 상기 복수의 비트 라인들의 제2 측에 인접한 제1 측 및 상기 제2 워드 라인의 제1 측에 대향하는 제2 측을 가짐―, 단결정질-유사 실리콘 층을 포함하는 적어도 하나의 제1 커패시터 ―상기 적어도 하나의 제1 커패시터는 상기 제1 워드 라인의 제2 측에 인접함―, 및 단결정질-유사 실리콘 층을 포함하는 적어도 하나의 제2 커패시터를 포함하고, 상기 적어도 하나의 제2 커패시터는 상기 제2 워드 라인의 제2 측에 인접하며,상기 제1 워드 라인 및 제2 워드 라인의 하나 이상의 단결정질-유사 실리콘 층은 MILC(metal induced lateral crystallization) 프로세싱을 통해 형성되고, 결정들의 50% 이상이 서로 동일한 방향으로 배향된 물질을 포함하는,메모리 디바이스.