초록 ▼

[청구범위]CPU 의 어드레스를 디코딩하고 CPU의 입출력요구신호에 의해 제어되는 디코더(DEC)를 구비하는 컴퓨터 시스템에 있어서 CPU 의 입출력요구신호(IORO)를 입력으로 하고 CPU의 클럭 으로 동기되는 J-K 플립플롭(FF)과,상기 플립플롭(FF)의 출력신호를 인가하고 CPU 의 데이터 독출신호(RD)와 데이터 기입신호(WR)를 각각 인가하는 오아 게이트(G1,G2)와 상기 디코더(DEC)의 출력신호에 의해 제어되고 오아게이트 (G1,G2)의 출력신호를 인가하는 카운터타이머(CTR)을 포함 하여 이루어진 것을 특징으로 하

[청구범위]CPU 의 어드레스를 디코딩하고 CPU의 입출력요구신호에 의해 제어되는 디코더(DEC)를 구비하는 컴퓨터 시스템에 있어서 CPU 의 입출력요구신호(IORO)를 입력으로 하고 CPU의 클럭 으로 동기되는 J-K 플립플롭(FF)과,상기 플립플롭(FF)의 출력신호를 인가하고 CPU 의 데이터 독출신호(RD)와 데이터 기입신호(WR)를 각각 인가하는 오아 게이트(G1,G2)와 상기 디코더(DEC)의 출력신호에 의해 제어되고 오아게이트 (G1,G2)의 출력신호를 인가하는 카운터타이머(CTR)을 포함 하여 이루어진 것을 특징으로 하는 CPU 의 클럭에 따른 계수 회로.

대표청구항

대표청구항이 없습니다.