초록 ▼

[청구범위] 컴퓨터의 3분주회로에 있어서, 펄스발진기로부터 한 입력단자(101)로인가되는 펄스신호(fi)의 위상을 임이의 접속점(B)를 통해 다른 입력단자(102)로 인가되는 동기식 디형플립플롭의 반전출력단자(Q2)의 펄스신호에 의해 조정하여 펄스발진기의 펄스신호(fi)의 4/3배되는 주파수를 갖는 펄스실호를 접속점(A)로 출력하는 배타적 논리회로(1)와, 임이의 접속점(B)을 통해 입력단자(D1)로 인가되는 동기식 디형플립플롭의 반전단자(Q2)의 펄스신호를 접속점(A)를 통해 클럭단자(colck1)로 인가되는 배타적논리회로(1)의

[청구범위] 컴퓨터의 3분주회로에 있어서, 펄스발진기로부터 한 입력단자(101)로인가되는 펄스신호(fi)의 위상을 임이의 접속점(B)를 통해 다른 입력단자(102)로 인가되는 동기식 디형플립플롭의 반전출력단자(Q2)의 펄스신호에 의해 조정하여 펄스발진기의 펄스신호(fi)의 4/3배되는 주파수를 갖는 펄스실호를 접속점(A)로 출력하는 배타적 논리회로(1)와, 임이의 접속점(B)을 통해 입력단자(D1)로 인가되는 동기식 디형플립플롭의 반전단자(Q2)의 펄스신호를 접속점(A)를 통해 클럭단자(colck1)로 인가되는 배타적논리회로(1)의 출력펄스신호가 인가될때마다 출력단자(Q2)로 출력하는 디형플립플롭(2)아, 동기식 디형플립플롭(2)의 출력단자(Q1)으로부터 입력단자(D1)에 인가되는 펄스신호를 배타적논리회로(1)의 출력단자로부터 접속점(A)를 통해 클럭단자(colck2)로 펄스신호가 인가될때마다 비반전 출력단자(Q2)로는 튜디싸이클이 50%인 3분주된 펄스신호를 그리고 반전 출력단자(Q2)로는 비반전 출력단자(Q2)와 위상이 반대인 펄스신호를 출력하는 동기식 디형플립플롭(3)으로 구성되는 것을 특징으로 하는 듀티싸이클이 50%인 3분주회로.

대표청구항

대표청구항이 없습니다.