[특허]Self-aligned fabrication process for GaAs MESFET devices

지식인프라
지식인프라

연구 활동에 필요한 과학기술정보·데이터, 슈퍼컴퓨팅 자원, 정보분석 도구 등을 제공합니다.
- 지식인프라 전체보기
  
  지식인프라 전체보기
  
  연구 활동에 필요한 과학기술 지식인프라를
  데이터 유형, 연구단계, 이용목적별로 제공합니다.
- 이용목적별 지식인프라
  
  이용목적별 지식인프라
  
  이용자의 소속 유형과 활용 목적에 적합한
  과학기술 지식인프라를 제공합니다.
- 활용 시나리오
  
  활용 시나리오
  
  인프라 기능들 사이에 목적별 워크플로우를 구성하여 과학기술 지식인프라 이용에 도움을 드리려고 합니다.
지능형 분석
지능형 분석

과학기술정보데이터, 슈퍼컴퓨팅활용, 정보분석 등
연구자들이 언제 어디서나 활용할 수 있도록지 지원합니다.
- AI 논문 서비스・AI-Helper
  
  AI 논문 서비스・AI-Helper
  
  논문의 문장분류를 기반으로 AI 요약 서비스를
  제공하고 있으며, 딥러닝 AI 모델을 통해 연구주제,
  연구방법, 연구결과에 대한 문장분류 태그를
  자동으로 구축하고 있습니다.
  
  또한, 논문 PDF에서 선택한 텍스트를 요약, 번역,
  용어 설명하는 AI-Helper 서비스를 제공합니다.
- 논문타임라인
  
  논문타임라인
  
  정보데이터 유형별, 연구단계별, 이용 목적별
  워크플로우를 구성하여 과학기술 지식인프라 이용에 도움을 드립니다.
- ScienceON TREND
  
  ScienceON TREND
  
  최신 과학기술 트렌드와 토픽에 대한 ScienceON
  연관 콘텐츠 및 내외부 지식인프라 콘텐츠를 한 번에 볼 수 있는 서비스입니다.
- ScienceON Analytics
  
  ScienceON Analytics
  
  ScienceON 이용통계 기반의 활용도 분석 서비스를 제공합니다.
- ScienceON LAB
  
  ScienceON LAB
  
  ScienceON LAB은 사용자들이 ScienceON의
  새로운 서비스, 기능 등을 이용해보고 피드백을
  남길 수 있는 공간입니다.
고객지원
고객지원

이용자의 연구 활동을 돕고 요구사항을 반영하고자
온오프라인을 통해 적극적으로 고객을 지원합니다.
- 공지사항
  
  공지사항
  
  ScienceON, 연구개발, 과학기술 활동과 관련된
  공지 내용을 제공합니다.
- FAQ
  
  FAQ
  
  ScienceON 이용과 관련한 주요 질문과 답변을
  제공합니다.
- Q&A
  
  Q&A
  
  ScienceON 이용 관련 질문, 불편사항,
  개선 요청사항에 대한 게시판입니다.
- 사용설명서
  
  사용설명서
  
  ScienceON 사용에 필요한 설명을 제공합니다.
- OpenAPI
  
  ScienceON API Gateway
  
  KISTI에서 구축한 과학기술정보를 제공하는
  개방형 유통 플랫폼입니다.
- ScienceON 홍보
  
  ScienceON 홍보
  
  ScienceON에서 발간한 ScienceON 홍보자료를 확인할 수 있습니다.
About
About

ScienceON 개요, 추진방향, 목표, 기능과
제공 콘텐츠입니다.
- ScienceON 개요
  
  ScienceON 개요
  
  과학기술 지식인프라 ScienceON은 과학기술정보, 연구데이터, 정보분석서비스 및 연구인프라를 연계·융합하여 연구자가 필요로 하는 지식인프라를 한곳에서 제공하는 서비스 입니다.
- 추진방향
  
  추진방향
  
  지식인프라의 통합적 연계·활용 중심에서 인공지능
  큐레이션 서비스로의 진화를 목표로 합니다.
- 서비스 목표
  
  서비스 목표
  
  이용자의 접근성과 활용성 강화, R&D의 효율성 향상, 과학기술 대중화 실현하고자 합니다.
- 주요기능
  
  주요기능
  
  지식인프라, 지능형 분석, 고객지원 등 연구 활동에
  필요한 주요 기능을 설명합니다.
- 제공콘텐츠
  
  제공콘텐츠
  
  ScienceON에서 제공하는 과학기술정보 및
  지식인프라에 대한 개요 및 현황을 제공합니다.
- 지식인프라 소개
  
  지식인프라 소개
  
  ScienceON에서 제공하는 다양한
  지식인프라에 대한 소개를 제공합니다.

인기검색어
급상승검색어

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Self-aligned fabrication process for GaAs MESFET devices 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H01L-021/265 H01L-021/44
출원번호	US-0860139 (1986-05-06)
발명자 / 주소	Hayes John R. (Summit NJ)
출원인 / 주소	Bell Communications Research, Inc. (Livingston NJ 02)
인용정보	피인용 횟수 : 14 인용 특허 : 0

초록 ▼

A self-aligned process for fabricating a GaAs semiconductor MESFET by depositing a layer of tungsten over the GaAs substrate, and ion implanting the substrate to provide channel doping. A gate composed of a conductive refractory material is deposited and delineated on the tungsten layer, and source and drain regions are formed in the substrate using the gate as a mask. The resulting device is annealed and contacts are formed to the source and drain regions, and to the gate.

대표청구항 ▼

A self-aligned process for fabricating a semiconductor MESFET device comprising the steps of: providing a semiconductor substrate; depositing a layer of tungsten over said substrate; ion implanting said substrate with a dopant species through said layer of tungsten to provide channel doping; depositing a platinum-gold layer; depositing a masking layer over said platinum-gold layer; patterning said platinum-gold layer defined by said masking layer to form a gate etch mask; forming source and drain regions in said substrate using said gate etch mask as a mask; annealing said device; selectively removing portions of said tungsten layer to form a gate using said gate etch mask region as a mask; and forming electrical contacts to said source region, to said drain region, and to said gate.

이 특허를 인용한 특허 (14)

Gatterbauer, Johann; Weidgans, Bernhard, Contact pads with sidewall spacers and method of making contact pads with sidewall spacers.
상세보기
Gatterbauer, Johann; Weidgans, Bernhard, Contact pads with sidewall spacers and method of making contact pads with sidewall spacers.
상세보기
Murai, Shigeyuki; Fujii, Emi; Matsushita, Shigeharu; Tominaga, Hisaaki, Field effect transistor semiconductor and method for manufacturing the same.
상세보기
Morikawa Hiroshi (Tokyo JPX), Method of making a field effect transistor with overlay gate structure.
상세보기
Park Hyung M. (Daejeon KRX) Kim Dong G. (Daejeon KRX), Method of manufacturing a self-aligned GaAs MESFET with T type tungsten gate.
상세보기
Lockwood Harry F. (Waban MA) Stern Margaret B. (Sudbury MA) Tabasky Marvin (Peabody MA) Cataldo Victor (Wilmington MA), Method of selectively producing conductive members on a semiconductor surface.
상세보기
Noda Minoru (Itami JPX), Production method for a semiconductor device.
상세보기
Plumton Donald L. (Dallas TX) Tran Liem T. (Dallas TX) Shih Hung-Dah (Plano TX), Selective epitaxy devices and method.
상세보기
Guo, Dechao; Han, Shu-Jen; Kim, Jeehwan; Shiu, Kuen-Ting, Self-aligned III-V MOSFET fabrication with in-situ III-V epitaxy and in-situ metal epitaxy and contact formation.
상세보기
Guo, Dechao; Han, Shu-Jen; Kim, Jeehwan; Shiu, Kuen-Ting, Self-aligned III-V MOSFET fabrication with in-situ III-V epitaxy and in-situ metal epitaxy and contact formation.
상세보기
Geissberger Arthur E. (Roanoke VA) Sadler Robert A. (Roanoke VA) Luper Paulette (Salem VA) Balzan Matthew L. (Roanoke VA), Self-aligned gate realignment employing planarizing overetch.
상세보기
Lien, Chuen-Der; Lee, S. K., Semiconductor integrated circuit with an insulation structure having reduced permittivity.
상세보기
Calviello Joseph A. (Kings Park NY) Bie Paul R. (Commack NY) Ward David (Roslyn Heights NY), T-type undercut electrical contact on a semiconductor substrate.
상세보기
Calviello Joseph A. (Kings Park NY) Bie Paul R. (Commack NY) Ward David (Roslyn Heights NY), T-type undercut electrical contact process on a semiconductor substrate.
상세보기

관련 콘텐츠

특허 원문 보기

KIPRIS 원문보기

IPC 상위 출원인

이 특허와 함께 이용한 콘텐츠

[특허] GaAs MESFET

특허정보
IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

내보내기 메뉴
내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format