최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0071002 (1987-07-09) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 182 인용 특허 : 0 |
A process is disclosed for fabricating LDD CMOS structures having a reduced mask count and improved manufacturability. In one embodiment of the invention a CMOS structure is formed having gate insulators overlying N and P type surface regions. Gate electrodes are formed on each of the surface region
A process for fabricating a CMOS device comprising the sequential steps of: providing a silicon substrate including surface regions of first and second conductivity type; forming an insulator overlying said surface regions; forming first and second gate electrodes insulatively spaced from said surfa
※ AI-Helper는 부적절한 답변을 할 수 있습니다.