최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0333756 (1989-04-04) |
우선권정보 | JP-0219171 (1985-10-03) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 2 인용 특허 : 7 |
A semiconductor device used for, particularly, an output stage of a logic circuit is formed by a Schottky.barrier.diode clamping transistor. A clamping circuit is provided between a collector and a base for clamping a collector potential. The clamping circuit is formed by a Schottky.barrier.diode (S
A semiconductor device used for a logic circuit including a Schottky.barrier.diode clamping transistor, comprising: a buried layer of a first conductivity type having a first impurity concentration; a collector layer of the first conductivity type on said buried layer, said collector layer having a
※ AI-Helper는 부적절한 답변을 할 수 있습니다.