$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Schottky barrier diode clamp transistor 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H03K-019/013
  • H03K-019/088
  • H03K-019/092
  • H03K-019/084
출원번호 US-0333756 (1989-04-04)
우선권정보 JP-0219171 (1985-10-03)
발명자 / 주소
  • Fukushima Toshitaka (Yokohama JPX)
출원인 / 주소
  • Fujitsu Limited (Kawasaki JPX 03)
인용정보 피인용 횟수 : 2  인용 특허 : 7

초록

A semiconductor device used for, particularly, an output stage of a logic circuit is formed by a Schottky.barrier.diode clamping transistor. A clamping circuit is provided between a collector and a base for clamping a collector potential. The clamping circuit is formed by a Schottky.barrier.diode (S

대표청구항

A semiconductor device used for a logic circuit including a Schottky.barrier.diode clamping transistor, comprising: a buried layer of a first conductivity type having a first impurity concentration; a collector layer of the first conductivity type on said buried layer, said collector layer having a

이 특허에 인용된 특허 (7)

  1. Doyle Brent R. (Indialantic FL), Circuit design technique to prevent current hogging when minimizing interconnect stripes by paralleling STL or ISL gate.
  2. Van Zantel Francois (Meylan FRX), Control circuit of a plurality of STL type logic cells in parallel.
  3. Gani ; Venkappa L. ; Montegari ; Frank A., High density integrated logic circuit.
  4. Lohstroh Jan (Eindhoven NLX), Integrated circuit.
  5. Fulkerson David E. (Minnetonka MN), Logic gates with forward biased diode load impedences.
  6. Muendel Gerald (Glonn DEX), Schottky transistor with low residual voltage.
  7. Griffith Paul J. (Portland ME), Transistor logic output device for diversion of Miller current.

이 특허를 인용한 특허 (2)

  1. Oki Aaron K. ; Umemoto Donald K. ; Tran Liem T. ; Streit Dwight C., High-frequency GaAs substrate based schottky barrier diodes.
  2. Oki Aaron K. ; Umemoto Donald K. ; Tran Liem T. ; Streit Dwight C., Method of fabricating high-frequency GaAs substrate-based Schottky barrier diodes.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로