[특허]Method of making a split floating gate EEPROM cell

Method of making a split floating gate EEPROM cell 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H01L-021/336
출원번호	US-0930311 (1992-08-14)
발명자 / 주소	Sethi Rakesh B. (Campbell CA)
출원인 / 주소	National Semiconductor Corporation (Santa Clara CA 02)
인용정보	피인용 횟수 : 16 인용 특허 : 0

초록 ▼

A split floating gate EEPROM memory cell formed in a P-type silicon substrate includes source and drain buried n+diffusion regions formed in the silicon substrate to define a substrate channel region therebetween. A layer of floating gate oxide about 400Åthick is formed over the source and drain regions and over the channel region. The floating gate oxide includes a region of thin tunnel oxide about 80-100Åthick formed therein over the drain region. A floating gate is formed on the floating gate oxide to extend over the channel region and includes a portion that extends over the tunnel oxide. The floating gate comprises a first layer of polysilicon about 300-600Åthick, a silicon dioxide layer about 20-50Åthick formed on the first layer of polysilicon, and a second layer of polysilicon about 2000Åthick formed on the silicon dioxide layer. A layer of ONO is formed on the floating gate and a polysilicon control gate is formed on the layer of ONO.

대표청구항 ▼

A method of forming a split floating gate memory cell in a semiconductor substrate having a first conductivity type, the method comprising: (a) forming source and drain buried diffusion regions having a second conductivity type opposite the first conductivity type in the semiconductor substrate, the source and drain diffusion regions being spaced apart to define a substrate channel region therebetween; (b) forming a layer of floating gate dielectric material over the source and drain regions and the channel region, the floating gate dielectric material including a region of tunnel dielectric formed therein over the drain region such that the thickness of the tunnel dielectric is less than the thickness of the floating gate dielectric material; (c) forming a floating gate on the floating gate dielectric material to extend over the channel region and including a portion that extends over the tunnel dielectric, the floating gate comprising a layer of first conductive material, a layer of first dielectric material formed on the layer of first conductive material, and a layer of second conductive formed on the layer of first dielectric material; (d) forming a layer of second dielectric material on the floating gate; and (e) forming a layer of third conductive material on the layer of second dielectric material.

이 특허를 인용한 특허 (16)

Lee Hsiao-Lun,SGX, Flash memory cell with tunnel oxide layer protected from thermal cycling.
상세보기
Sethi Rakesh Balraj ; Norris Christopher S. ; Hu Genda J., High speed flash memory cell structure and method.
상세보기
Kachelmeier, Mark T., MOS transistor with ramped gate oxide thickness.
상세보기
Strenz, Robert; Langheinrich, Wolfram; Roehrich, Mayk; Wiesner, Robert, Memory cell arrangement, method for controlling a memory cell, memory array and electronic device.
상세보기
Strenz, Robert; Langheinrich, Wolfram; Roehrich, Mayk; Wiesner, Robert, Memory cell arrangement, method for controlling a memory cell, memory array and electronic device.
상세보기
Liu Yauh-Ching ; Castagnetti Ruggero ; Ramesh Subramanian, Method of forming DRAM capacitor by forming separate dielectric layers in a CMOS process.
상세보기
Kachelmeier Mark T., Method of forming a non-volatile memory device with ramped tunnel dielectric layer.
상세보기
Chang Kuang-Yeh (Los Gatos CA) Nariani Subhash R. (San Jose CA) Boardman William J. (San Jose CA), Method of making flash memory cell.
상세보기
Ghneim Said N. ; Fulford ; Jr. H. Jim, Method of making non-volatile memory device having a floating gate with enhanced charge retention.
상세보기
Bracchitta John A. ; Nakos James S., NVRAM cell using sharp tip for tunnel erase.
상세보기
Ghneim Said N. ; Fulford ; Jr. H. Jim, Non-volatile memory device having a floating gate with enhanced charge retention.
상세보기
Tomioka Yugo (Tokyo JPX), Non-volatile semiconductor memory device with improved rewrite speed.
상세보기
Kim Dong-jun,KRX ; Choi Jeong-hyuk,KRX ; Yi Jeong-hyong,KRX, Nonvolatile memory device and manufacturing method thereof.
상세보기
Kamiya, Eiji; Shimizu, Kazuhiro, Nonvolatile semiconductor memory device having a two-layer gate structure and method for manufacturing the same.
상세보기
Tomioka Yugo,JPX ; Sato Yasuo,JPX, Nonvolatile semiconductor storage device and method of manufacturing.
상세보기
Chen James T. ; Yagi Atsuo,JPX, Single transistor E.sup.2 PROM memory device.
상세보기

내보내기 메뉴

내보내기 구분

파일저장
인쇄
메일전송

구성항목

기본정보
상세정보

관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC

저장형식

Text(ASCII format)
Excel format
PIAS분석(.xls)

메일정보

받는사람 (필수): @
보내는사람 (선택): @
제목
내용: KISTI 검색결과 이메일 서비스

안내

총 건의 자료가 검색되었습니다.

다운받으실 자료의 인덱스를 입력하세요. (1-10,000)

검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다.

데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요)

다운로드 파일은 UTF-8 형태로 저장됩니다.
파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오.

Text(ASCII format)
Excel format

AI-Helper ※ AI-Helper는 을 사용합니다.

AI-Helper

안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

연합인증

Method of making a split floating gate EEPROM cell 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허를 인용한 특허 (16)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

이 특허와 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

Method of making a split floating gate EEPROM cell 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허를 인용한 특허 (16)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

이 특허와 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트