$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

ONO interpoly dielectric for flash memory cells and method for fabricating the same using a single wafer low temperature deposition process 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-031/119
출원번호 US-0237668 (2002-09-10)
발명자 / 주소
  • Hsieh, Jung-Yu
  • Han, Tzung-Ting
출원인 / 주소
  • Macronix International Co., Ltd.
대리인 / 주소
    Finnegan, Henderson, Farabow, Garrett & Dunner, L.L.P.
인용정보 피인용 횟수 : 4  인용 특허 : 9

초록

A method of fabricating a semiconductor device is disclosed. A wafer substrate is provided. A first silicon oxide layer is formed over the wafer substrate. A nitride layer is formed over the first silicon oxide layer using a low temperature deposition process. A second silicon oxide layer is formed

대표청구항

1. A method of manufacturing a semiconductor device, comprising:providing a wafer substrate;forming a first silicon oxide layer over the wafer substrate;forming a nitride layer over the first silicon oxide layer using a low temperature deposition process; andforming a second silicon oxide layer over

이 특허에 인용된 특허 (9)

  1. Lap Chan SG; Cher Liang Cha SG, Flash device having a large planar area ono interpoly dielectric.
  2. Dahl Phillip Warren ; Makwana Jitendra Jayantilal ; Zhou Zhixu, Integrated circuit including a non-volatile memory device and a semiconductor device.
  3. Surya S. Bhattacharya ; Shyam Krishnamurthy ; Hong J. Wu ; Umesh Sharma, Method for fabricating interpoly dielectrics in non-volatile stacked-gate memory structures.
  4. Halliyal Arvind ; Foote David K. ; Komori Hideki ; Au Kenneth W., Method of fabricating an ONO dielectric by nitridation for MNOS memory cells.
  5. Nguyen Duc Bui, Method of forming a composite interpoly gate dielectric.
  6. Lee Keun Woo,KRX ; Kim Ki Seog,KRX ; Shin Jin,KRX ; Park Sung Kee,KRX, Method of forming a gate in a stack gate flash EEPROM cell.
  7. Tu, Amy; Ngo, Minh Van; Frenkel, Austin; Chiu, Robert J.; Erhardt, Jeff, Method of manufacturing a semiconductor device with reliable contacts/vias.
  8. Chan Lap ; Cha Cher Liang,SGX, Method to fabricate a large planar area ONO interpoly dielectric in flash device.
  9. Rolandi Paolo,ITX, Process for manufacturing an EEPROM having a peripheral transistor with thick oxide.

이 특허를 인용한 특허 (4)

  1. Fischer, Bernard John, Ammonia pre-treatment in the fabrication of a memory cell.
  2. Cho, Sung Kil; Kim, Hai Won; Woo, Sang Ho; Shin, Seung Woo; Jang, Gil Sun; Oh, Wan Suk, Method and apparatus for manufacturing three-dimensional-structure memory device.
  3. Kakehata, Tetsuya; Tanaka, Tetsuhiro; Asami, Yoshinobu, Nonvolatile semiconductor memory device and manufacturing method thereof, semiconductor device and manufacturing method thereof, and manufacturing method of insulating film.
  4. Wei, Kuo Liang; Lee, Hong-Ji, Semiconductor device and method of manufacturing a semiconductor device.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로