[특허]Sloped storage node for a 3-D dram cell structure

Sloped storage node for a 3-D dram cell structure 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H01L-021/44
출원번호	US-0387509 (1995-02-13)
발명자 / 주소	Tsu Robert Y. (Plano TX) Hsu Wei-Yung (Dallas TX)
출원인 / 주소	Texas Instruments Incorporated (Dallas TX 02)
인용정보	피인용 횟수 : 38 인용 특허 : 0

초록 ▼

Generally, the present invention utilizes dry plasma etching techniques such as Electron Cyclotron Resonance (ECR) to produce sloped sidewalls on a DRAM storage cell. The rounded corners of the lower electrode made by this technique allow the advanced dielectric material to be deposited without substantial cracking, and it also allows the capacitance to be closely predicted and controlled due to the uniformity in which the advanced dielectric layer can be fabricated. One embodiment of the present invention is method of making a microelectronic structure comprising a supporting layer (e.g. Si substrate 30) having a principal surface, a lower electrode overlying the principal surface of the supporting layer, and a high-dielectric-constant material layer (e.g. BST 44) overlying the top surface of the lower electrode. The lower electrode comprises a barrier layer (e.g. TiN 36), and an unreactive layer (e.g. Pt 42).

대표청구항 ▼

A method of forming a microelectronic structure, said method comprising steps: (a) forming a conductive barrier layer on a principal surface of a microelectronic substrate where said conductive barrier layer comprises a lateral surface and an upper surface forming a corner edge; (b) forming an unreactive layer on said barrier layer, (c) patterning photoresist on said unreactive layer, (d) etching said unreactive layer by dry plasma etch with at least partial horizontal etching to form sloped lateral sides on said unreactive layer, overlying said corner edge on said barrier layer wherein said sloped lateral sides are at an angle of less than 80 degrees from the substrate surface; and (e) depositing a high-dielectric-constant material layer on said unreactive layer.

이 특허를 인용한 특허 (38)

Visokay Mark R. ; Colombo Luigi ; McIntyre Paul ; Summerfelt Scott R., Adhesion promoting sacrificial etch stop layer in advanced capacitor structures.
상세보기
Yuuki Akimasa,JPX ; Kawahara Takaaki,JPX ; Makita Tetsuro,JPX ; Yamamuka Mikio,JPX ; Ono Koichi,JPX ; Okudaira Tomonori,JPX, Apparatus for and method of forming thin film by chemical vapor deposition.
상세보기
Fazan, Pierre C.; Sandhu, Gurtej S., Apparatus having trench isolation structure with reduced isolation pad height and edge spacer.
상세보기
Won Cheol Cho KR; Kun Sik Park KR, Capacitor and method for fabricating the same.
상세보기
Yuuki Akimasa,JPX ; Kawahara Takaaki,JPX ; Makita Tetsuro,JPX ; Yamamuka Mikio,JPX ; Ono Koichi,JPX ; Okudaira Tomonori,JPX, Chemical vapor deposition apparatus.
상세보기
Lawrence A. Clevenger ; Louis L. Hsu ; Li-Kong Wang ; Tsorng-Dih Yuan, Chip packaging system and method using deposited diamond film.
상세보기
Zhang Fengyan ; Hsu Sheng Teng ; Maa Jer-shen ; Zhuang Wei-Wei, Composite iridium-metal-oxygen barrier structure with refractory metal companion barrier and method for same.
상세보기
Andricacos Panayotis Constantinou ; Kotecki David Edward ; Saenger Katherine Lynn, Compound electrode stack capacitor.
상세보기
Andricacos Panayotis Constantinou ; Kotecki David Edward ; Saenger Katherine Lynn, Compound electrode stack capacitor.
상세보기
Hu, Yongjun Jeff, Dynamic random access memory device and electronic systems.
상세보기
Takashi Nakamura JP, Ferroelectric capacitor.
상세보기
Nakamura Takashi,JPX, Ferroelectric capacitor and a method for manufacturing thereof.
상세보기
Nakamura Takashi,JPX, Ferroelectric capacitor and a method for manufacturing thereof.
상세보기
Nakamura Takashi,JPX, Ferroelectric capacitor and a method for manufacturing thereof.
상세보기
Nakamura,Takashi, Ferroelectric capacitor and a method for manufacturing thereof.
상세보기
Takashi Nakamura JP, Ferroelectric capacitor and a method for manufacturing thereof.
상세보기
Lee, Kyu-Mann; Lee, Yong-Tak; An, Hyeong-Geun, Ferroelectric memory device and method of forming the same.
상세보기
Lee, Kyu-Mann; Lee, Yong-Tak; An, Hyeong-Geun, Ferroelectric memory device and method of forming the same.
상세보기
Saenger Katherine Lynn ; Comfort James H. ; Grill Alfred ; Kotecki David Edward, Isolated sidewall capacitor.
상세보기
Fazan Pierre C.,CHX ; Sandhu Gurtej S., Method and apparatus for trench isolation process with pad gate and trench edge spacer elimination.
상세보기
Pierre C. Fazan CH; Gurtej S. Sandhu, Method and apparatus for trench isolation process with pad gate and trench edge spacer elimination.
상세보기
Pierre C. Fazan CH; Gurtej S. Sandhu, Method and apparatus for trench isolation process with pad gate and trench edge spacer elimination.
상세보기
Nam Byeong-yun,KRX ; Ju Byong-sun,KRX, Method for etching a platinum layer in a semiconductor device.
상세보기
Cho Ho Jin,KRX ; Hong Kwon,KRX, Method for fabricating a memory device with a high dielectric capacitor.
상세보기
Nakamura, Takashi, Method for manufacturing a ferroelectric capacitor.
상세보기
Baek Yong K. (Seoul KRX), Method of forming a charge-storage electrode of semiconductor device.
상세보기
Nakamura,Takashi, Method of manufacturing a ferroelectric capacitor having iridium oxide lower electrode.
상세보기
Takeharu Kuroiwa JP; Tsuyoshi Horikawa JP; Tetsuro Makita JP; Noboru Mikami JP; Teruo Shibano JP, Method of manufacturing semiconductor device which includes a capacitor having a lower electrode formed of iridium or ruthenium.
상세보기
Chhagan Vijai Komar N.,GBX ; Pradee Yelehanka Machandramurthy,SGX ; Zhou Mei Sheng,SGX ; Gerung Henry,SGX, Method to fabricate a floating gate with a sloping sidewall for a flash memory.
상세보기
Cho Hag-Ju,KRX, Methods of forming integrated circuit capacitors having plasma treated regions therein.
상세보기
Shih, Wong-Cheng; Wu, Tai Bor; Chang, Chich Shang, Microelectronic capacitor with barrier layer.
상세보기
Jiang Bo ; Zurcher Peter ; Jones Robert E. ; White Bruce E., Plug protection process for use in the manufacture of embedded dynamic random access memory (DRAM) cells.
상세보기
Hu, Yongjun Jeff, Semiconductor barrier layer constructions, and methods of forming semiconductor barrier layer constructions.
상세보기
Nakabayashi, Masaaki; Tamura, Tetsuro; Noshiro, Hideyuki, Semiconductor capacitive device.
상세보기
Kuroiwa Takeharu,JPX ; Horikawa Tsuyoshi,JPX ; Makita Tetsuro,JPX ; Mikami Noboru,JPX ; Shibano Teruo,JPX, Semiconductor device which includes a capacitor having a lower electrode formed of iridium or ruthenium.
상세보기
Wiebe B. De Boer NL; Marieke C. Martens NL, Semiconductor device with memory capacitor having an electrode of Si1-x Gex.
상세보기
Agarwal, Vishnu K., Structures and methods for improved capacitor cells in integrated circuits.
상세보기
Agarwal,Vishnu K., Structures and methods for improved capacitor cells in integrated circuits.
상세보기

내보내기 메뉴

내보내기 구분

파일저장
인쇄
메일전송

구성항목

기본정보
상세정보

관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC

저장형식

Text(ASCII format)
Excel format
PIAS분석(.xls)

메일정보

받는사람 (필수): @
보내는사람 (선택): @
제목
내용: KISTI 검색결과 이메일 서비스

안내

총 건의 자료가 검색되었습니다.

다운받으실 자료의 인덱스를 입력하세요. (1-10,000)

검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다.

데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요)

다운로드 파일은 UTF-8 형태로 저장됩니다.
파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오.

Text(ASCII format)
Excel format

AI-Helper ※ AI-Helper는 을 사용합니다.

AI-Helper

안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

연합인증

Sloped storage node for a 3-D dram cell structure 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허를 인용한 특허 (38)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

이 특허와 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

Sloped storage node for a 3-D dram cell structure 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허를 인용한 특허 (38)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

이 특허와 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트