$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

[미국특허] Chemical vapor deposition of tungsten(W-CVD) process for growing low stress and void free interconnect 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/44
출원번호 US-0760665 (1996-12-09)
발명자 / 주소
  • Lo Yung-Tsun,TWX
  • Tsai Cheng-Hsun,TWX
  • Ho Wen-Yu,TWX
  • Hsieh Sung-Chung,TWX
출원인 / 주소
  • Mosel Vitelic Inc., TWX
대리인 / 주소
    Merchant & Gould, P.C.
인용정보 피인용 횟수 : 7  인용 특허 : 1

초록

The present invention is a chemical vapor deposition of tungsten(W-CVD)process for growing low stress and void free interconnect. The method of this invention utilizes two steps W-CVD process by two chambers. The first step, filling tungsten metal completely in the contact hole, is performed in the

대표청구항

[ The embodiments of the invention in which an exclusive property or privilege is claimed are defined as follows:] [1.] A chemical vapor deposition of tungsten (W-CVD) process for growing low stress and void free interconnect, the method comprising:forming a dielectric layer on a substrate, said sub

이 특허에 인용된 특허 (1)

  1. Nulman Jaim (Palo Alto CA), Method for metallizing a semiconductor wafer.

이 특허를 인용한 특허 (7)

  1. Kazunori Matsuura JP, CVD METHOD FOR PRODUCING AN INTERCONNECTION FILM BY DEPOSITING A LOWER LAYER TO FILL A RECESS PERFORMING A CLEANING STEP TO REMOVE DISSOCIATED REACTANT GAS, AND CONSEQUENTLY DEPOSITING AN UPPER LAYER.
  2. Yoon Hyungsuk Alexander ; Yang Michael X. ; Xi Ming, Deposition of tungsten films from W(CO)6.
  3. Yu, Jialin; Liu, Huang; Xia, Jilin, Gate electrode(s) and contact structure(s), and methods of fabrication thereof.
  4. Koo, Kyung-Bum, Method for forming an electrical interconnection providing improved surface morphology of tungsten.
  5. Koo,Kyung Bum, Method for forming an electrical interconnection providing improved surface morphology of tungsten.
  6. Adetutu Olubunmi ; Hayden James D. ; Subramanian Chitra ; Redkar Archana ; Miscione Anthony Mark ; Fernandes Mark G., Method of processing a conductive layer and forming a semiconductor device.
  7. Osamu Okada JP; Atsushi Sekiguchi JP, Single substrate processing CVD procedure for depositing a metal film using first and second CVD processes in first and second process chambers.

활용도 분석정보

상세보기
다운로드
내보내기

활용도 Top5 특허

해당 특허가 속한 카테고리에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로