$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method for forming shallow source/drain extension for MOS transistor 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-027/088
출원번호 US-0145785 (1998-09-02)
발명자 / 주소
  • Yu Bin
출원인 / 주소
  • Advanced Micro Devices, Inc.
대리인 / 주소
    LaRiviere, Grubman & Payne, LLP
인용정보 피인용 횟수 : 7  인용 특허 : 6

초록

A method for making a ULSI MOSFET chip includes forming the gate of a transistor on a silicon substrate, covering the gate with a SiON protective layer, and then implanting a pre-amorphization high dose Si or Ge implant into the substrate. Next, dopant is pre-implanted into the substrate to promote

대표청구항

[ What is claimed is:] [1.]1. A semiconductor device including at least one transistor including a gate disposed on a silicon substrate and elevated source and drain regions on the substrate next to the gate, the source and drain regions including at least polysilicon and/or polygermanium, wherein t

이 특허에 인용된 특허 (6)

  1. Furukawa Toshiharu ; Hakey Mark C. ; Holmes Steven J. ; Horak David V. ; Ma William H. ; Mandelman Jack A., High performance MOSFET device with raised source and drain.
  2. Tasch ; Jr. Aloysious F. (Austin TX) Shin Hyungsoon (Austin TX) Maziar Christine M. (Austin TX), Hot-carrier suppressed sub-micron MISFET device.
  3. Krivokapic Zoran (2321 De Varona Pl. Santa Clara CA 95050), Poly LDD self-aligned channel transistors.
  4. Ono Atsuki,JPX, Semiconductor device having shallow impurity region without short-circuit between gate electrode and source and drain re.
  5. Krivokapic Zoran, Short channel transistor having resistive gate extensions.
  6. Peidous Igor V.,SGX, Sub-quarter-micron MOSFET and method of its manufacturing.

이 특허를 인용한 특허 (7)

  1. Lin, Chun-Jung, Cells array of mask read only memory.
  2. Mansoori, Majid M.; Wu, Zhigiang, Method for preventing polysilicon mushrooming during selective epitaxial processing.
  3. Ha, Jung-Min; Park, Jung-Woo, Method of forming germanium doped polycrystalline silicon gate of MOS transistor and method of forming CMOS transistor device using the same.
  4. Matsunaga, Yasuhiko; Foad, Majeed Ali, Method of ion implantation.
  5. Chong, Yung Fu; Sohn, Dong Kyun; Ang, Chew-Hue; Vermo, Purakh Raj; Hsia, Liang Choo, Method to fabricate variable work function gates for FUSI devices.
  6. Aftab Ahmad ; Lyle Jones, Methods of forming integrated circuitry and methods of forming elevated source/drain regions of a field effect transistor.
  7. Ahmad, Aftab; Jones, Lyle, Methods of forming integrated circuitry, methods of forming elevated source/drain regions of a field effect transistor, and methods of forming field effect transistors.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로