$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Data processor 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-009/30
출원번호 US-0830704 (2000-08-30)
우선권정보 JP-0244137 (1999-08-30)
국제출원번호 PCT//JP00/05848 (2001-08-06)
§371/§102 date 20010806 (20010806)
국제공개번호 WO01//16710 (2001-03-08)
발명자 / 주소
  • Sato, Tomoyoshi
출원인 / 주소
  • IPFlex Inc.
대리인 / 주소
    Marshall, Gerstein &
인용정보 피인용 횟수 : 4  인용 특허 : 11

초록

An instruction set is provided which has a first field for describing an execution instruction for designating content of an operation or data processing that is executed in at least one processing unit forming a data processing system, and a second field for describing preparation information for s

대표청구항

1. A control program product comprising an instruction set including a first field for describing an execution instruction for designating content of an operation or data processing that is executed in at least one processing unit forming a data processing system, and a second field for describing p

이 특허에 인용된 특허 (11)

  1. Heishi Taketo,JPX ; Higaki Nobuo,JPX ; Tanaka Akira,JPX ; Tanaka Tetsuya,JPX ; Takayama Shuichi,JPX ; Odani Kensuke,JPX ; Miyaji Shinya,JPX, Constant reconstructing processor that execute an instruction using an operand divided between instructions.
  2. DeHon Andre ; Bolotski Michael ; Knight ; Jr. Thomas F., DPGA-coupled microprocessors.
  3. Trimberger Stephen M., Data processing system using configuration select logic, an instruction store, and sequencing logic during instruction execution.
  4. Pechanek Gerald G. ; Larsen Larry D. ; Glossner Clair John ; Vassiliaadis Stamatis,NLX, Distributed processing array with component processors performing customized interpretation of instructions.
  5. DeHon Andre ; Knight ; Jr. Thomas F. ; Tau Edward ; Bolotski Michael ; Eslick Ian ; Chen Derrick ; Brown Jeremy, Dynamically programmable gate array with multiple contexts.
  6. Cooke Laurence H. ; Phillips Christopher E. ; Wong Dale, Integrated processor and programmable data path chip for reconfigurable computing.
  7. DeHon Andre ; Mirsky Ethan ; Knight ; Jr. Thomas F., Intermediate-grain reconfigurable processing device.
  8. Cooke Laurence H. ; Phillips Christopher E. ; Wong Dale, Method for compiling high level programming languages into an integrated processor with reconfigurable logic.
  9. Li Hungwen (Monte Sevenoe CA), Polymorphic mesh network image processing system.
  10. Bartkowiak John G. ; Lynch Thomas W., Processor having a bus interconnect which is dynamically reconfigurable in response to an instruction field.
  11. Asato Akira,JPX, Selecting register or previous instruction result bypass as source operand path based on bypass specifier field in succeeding instruction.

이 특허를 인용한 특허 (4)

  1. Shimamura, Makoto; Kimura, Susumu, Image data processing apparatus.
  2. Nystad, Jorn, Next-instruction-type-field.
  3. Laackmann, Peter, Protection of chips against attacks.
  4. Aizawa, Eiji, Reconfigurable processor and reconfiguration method executed by the reconfigurable processor.

관련 콘텐츠

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로