최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0279224 (2006-04-10) |
등록번호 | US-7501837 (2009-03-10) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 1 인용 특허 : 10 |
A semiconductor process test structure comprises a gate electrode, a charge-trapping layer, and a diffusion region. The test structure is a capacitor-like structure in which the charge-trapping layer will trap charges during various processing steps. A CV measurement can then be used to detect wheth
What is claimed: 1. A method for monitoring a charge status for a test structure formed on a silicon substrate that results from a semiconductor processing step, the method comprising: performing a first CV measurement on the test structure to generate a first CV curve; subjecting the test structur
※ AI-Helper는 부적절한 답변을 할 수 있습니다.